数字电路与逻辑设计课件第5章.pptx

第 5 章 时序逻辑电路 本章重点：熟练掌握用中规模集成器件（同步计数器、移位寄存器）实现任意模值计数（分频）器。理解时序电路的状态方程、状态转移（表）图、波形图的含义。掌握用集成触发器分析、设计同步计数器。3. 熟练掌握用隐含表（48学时不要求）对原始状态表化简的方法。4. 掌握中规模集成器件160、161、163、194、490（290）、492等的功能和应用。5. 掌握计数器级联的分析和设计。5.1 时序电路概述 5.1.1 时序电路的特点 在时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路原来的状态有关。 时序逻辑电路中包含了存储电路。存储电路具有记忆原有状态的功能，通常由集成触发器构成；图 5-1 时序逻辑电路的结构框图 各个信号之间的关系为：输出方程激励方程状态方程 在存储电路中，每一个触发器的输出yi(i = 1, 2, …，n )称为一个状态变量， 全部触发器输出的组合称为一个状态，时序电路由2n个状态组成（n 为触发器的数目）。 如果各个状态每隔一定的时间循环出现，这种时序逻辑电路称为计数器。 确定时序电路的各个状态及其转换关系是时序逻辑电路分析和设计的核心内容。5.1.2 时序电路的分类 同步时序电路和异步时序电路。 同步时序电路中每个触发器依靠同一个时钟脉冲工作，状态更新同步完成。由于同步时序电路结构简单、速度快。 异步时序电路的每个触发器的触发脉冲各不相同，可能将上一级的输出作为下一级的触发脉冲，由于各个触发器只有当各自的有效触发信号到来后状态才能变化，因此状态更新是异步完成的。1) 同步时序电路2)异步时序电路 时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔(Moore)型时序电路两种。 Mealy型时序电路的输出决定于该时刻的外部输入和内部状态。 Moore型时序电路的输出仅仅取决于内部状态。5.2 时序逻辑电路的分析 5.2.1 同步时序逻辑电路的一般分析方法 ① 根据逻辑图写出时序电路的输出方程和各触发器的激励方程。  ② 根据已求出的激励方程和所用触发器的特征方程， 获得时序电路的状态方程。 ③ 根据时序电路的状态方程和输出方程， 建立状态转移表， 进而画出状态图和波形图。  ④ 分析电路的逻辑功能。【 例 5-1 】 分析图示同步时序电路的逻辑功能。解：① 求输出方程和激励方程。 D2=Q1, D1=Q0，Z2=Q2， Z1=Q1, Z0=Q0② 求状态方程。 ③ 列状态表， 画状态图。 表 5-5 例 5-1时序逻辑电路状态表 图 5-12 例 5-1 状态转移图 表中有3个状态反复出现，称为有效状态。另外的5个状态不参与循环称为无效状态或偏离状态。如果无效状态能够转化为有效状态，称该时序电路能够自启动；反之称该电路不能自启动。④ 画波形图。 ⑤ 逻辑功能分析。 从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三个CP为周期分配给Q0、 Q１和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。 5.2.3 典型时序逻辑电路的分析 1.数据锁存器（寄存器） 数据锁存器用于寄存一组二进制代码，它被广泛用于各类数字系统和数字计算机中。因为一个触发器能存储1bit的信息， 所以用8个触发器组成的据锁存器能存储1byte的信息。数据锁存器的工作原理是： 在一个脉冲作用下，将n位输入信息数码各自存入n个D触发器中，该信息一直保存到下一个脉冲到来。常见的八位数据锁存器(Latch): 74LS373,74LS374。 2) 移位寄存器(shift register) 具有移位功能的寄存器称为移位寄存器。在数字通信中实现各个终端之间的串并转换。 移位寄存器按移位方向来分有左向移位寄存器、右向移位寄存器和双向移位寄存器；按接收数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。串行输入/出移位寄存器串行输入并行输出移位寄存器-74HC164并行输入串行输出移位寄存器并行输入串行输出移位寄存器741654 位双向移位寄存器 时序图用移位寄存器构成移位型计数器 1 扭环计数器(也称循环码或约翰逊计数器)。 n位扭环计数器可以由n位移存器组成，其反馈逻辑方程为 n位移存器可以构成M=2n扭环计数器，无效状态为(2n-2n)个。扭环计数器的状态按循环码的规律变化。5位扭环计数器状态方程 2 如果将Qn－1反馈到Q0，则得到环形计数器。n个触发器或n位移存器只能构成模值为n的计数器，有(2n-n)个无效状态。 10位环形计数器状态方程 2. 计数器 在控制系统中，要