计算机软件及应用可编程逻辑器件.pptxVIP

计算机软件及应用可编程逻辑器件;可编程逻辑器件的发展历程;可编程逻辑器件的分类;2.2 简单PLD原理;电路符号表示;2.3 简单可编程逻辑器件;3-8线译码器;EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件逻辑框图和引脚图。;从组合电路角度来看:; 由此可写出输出逻辑函数的最小项表达式为： F1＝?m（4,8,9,12,13,14） F2＝?m（0,5,10,15） F3＝?m（1,2,3,6,7,11）;（3）选用PROM的容量为16×3位即可满足要求。;二、可编程逻辑阵列PLA;例3: 试用PLA实现四位自然二进制码转换成四位格雷??。;（2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的7×4PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。;三、可编程阵列逻辑器件PAL;1. 专用输出基本门阵列结构;2. 可编程I/O结构;3. 寄存器型输出结构：也称作时序结构，如下图所示。;4. 带异或门的寄存器型输出结构：; 目前能够支持PAL的编程软件已相当成熟，芯片应用也很普及，但是由于其集成密度不高、编程不够灵活，且只能一次编程，很难胜任功能较复杂的电路与系统。 ;GAL和PAL在结构上的区别见下图：;（一）GAL器件结构和特点;2. GAL输出逻辑宏单元OLMC的组成;3. 输出逻辑宏单元OLMC组态;(2) 专用输出组态：如下图所示：;(4) 寄存器组态：当AC1(n)＝0，AC0＝1时，如下图所示。;4. GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点：;（二）GAL器件的编程方法和应用; 另一类是编译软件，如Synario软件平台，这类软件的特点是待实现的逻辑电路是由设计者根据软件平台规定的图形输入文件或可编程逻辑设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。;2.4 现场可编程门阵列FPGA;一、现场可编程门阵列FPGA结构;　　1. 可编程逻辑块(CLB) 　　CLB是FPGA的主要组成部分。下图所示是XC4000系列的CLB基本结构框图，它主要由逻辑函数发生器、触发器、数据选择器等电路组成。 ;XC4000 系列CLB基本结构 (a) CLB结构；(b) CLB的配置 ;XC4000 系列CLB基本结构 (a) CLB结构；(b) CLB的配置 ;　　通过对CLB内部的数据选择器编程，逻辑函数发生器G、F和H的输出可以连接到CLB内部触发器，或者直接连到CLB的输出端X或Y。 　　CLB中有两个边沿触发的D触发器，它们有公共的时钟和时钟使能输入端。R/S控制电路可以分别对两个触发器异步置位和复位。每个D触发器可以配置成上升沿触发或下降沿触发。D触发器的输入可以从F、G和H或者信号变换电路送来的DIN这四个信号中选择一个。触发器从XQ和YQ端输出。 ;　　CLB中有许多不同规格的数据选择器(4选1、2选1等)，分别用来选择触发器激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。 　;　　CLB中的逻辑函数发生器F和G均为查找表结构，其工作原理类似于ROM。F和G的输入等效于ROM的地址码，通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。另一方面，逻辑函数发生器F和G还可以作为器件内高速RAM或小的可读/写存储器使用，它由信号变换电路控制。当信号变换电路设置存储功能无效时，F和G作为组合逻辑函数发生器使用，四个控制信号C1～C4分别将H1、DIN、S/R(异步置位/复位)和EC(使能)信号接入CLB中，作为函数发生器的输入可控制信号；当信号变换电路设置存储器功能有效时， F和G作为器件内部存储器使用，四个控制信号C1～C4分别将WE、D1/A4、D0和EC(不用)信号接入到CLB中，作为存储器的写使能、数据信号或地址信号。此时，F1～F4和G1～G4输入相当于地址输入信号A0～A3，以选择存储器中的特定存储单元。 ;　　2. 输入/输出模块(IOB) 　　IOB提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，其结构如下图所示。每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。 ; XC4000系列的IOB结构 ;　　当IOB控制的引脚被定义为输入时，通过该引脚的输入信号先送入输入缓冲器。缓冲器的输出分成两路：一路可以直接送到MUX；另一路经延时几纳秒(或者不延时)送到输入通路D触发器， 再送到数据选择器。通过编程给数