verilog一些学习对逻辑门电路认识.pdfVIP

市21EDA 电子 内容 1 基本门电路 1.1 采用结构化描述方式 1. 使用Quartus II 新建工程logic_gates，顶层模块名为logic_gates， 2. 录入下面的代码。 01 `timescale 1ns/1ns 02 module logic_gates( 03 input iA, 04 input iB, 05 output oAnd, 06 output oOr, 07 output oNot 08 ); 09 10 and and_inst(oAnd, iA,iB); 11 or