FPGA个人学习总结1.pdfVIP

FPGA个个⼈⼈学学习习总总结结1 1.综合⽅⾯1）经综合后：普通的数据单端输⼊都会加⼀个ibuf缓冲器；数据单端输 有个obuf缓存器；时钟输⼊⼝会加bufgp 缓冲器；对于4选1的mux ，if结构和case结构都只需要⼀个slice，由muxf5控制两个lut下图为8选⼀case结构,muxf6控制两个 muxf5，以两个slices实现8选1，⽤if结构实现的结构也是⼀样的注意⼀点：使⽤viewtechnologyschematic，来查看最底层的 实现形式，即fpga中的lut、muxf5等使⽤但有的综合后rtlschematic相同，technoligyschematic不同，⽽有的⼜相反 （如onebit 相加，加括号前后例⼦），那么我们应该以哪种为最优呢？如下图：图上下分别为加括号前和加括号后rtl ：只有根据实际需要 来选择，如信号的先后顺序等等 2.lut的名字后_数字，那个数字代表什么意思？luta_b ：a代表所有输⼊数据位宽，即输⼊数据的个数，切勿将位宽理解为“每 个输⼊端⼝的数据宽度 （因每个输⼊端⼝是单bit输⼊）；b代表lut被初始化的状态 .⽐较器位宽⼤⼩对综合结构的影响当⽐较的位宽⾼于⼀定位数时，综合会采⽤进位链结构，如下图： 4.在调⽤dcm核时，clkfx_out为输 引脚，并且locked_out必须勾上，否则波形⽆