FPGA与数字系统设计：第3章 VHDL硬件语言.pptVIP

4.6.2 Mealy型状态机 Mealy型： 4.6.2 Mealy型状态机 1.基本门电路 --逻辑（数据流）描述 常用电路描述 2输入与非门 --行为描述 --定义变量 --连接成二维变量 13位全加器 2.组合逻辑电路 BCD码加法器 --保存两数二进制相加之和 --进行加6校正 组合逻辑电路 译码器 --BCD——7段 --可表示为（OTHERS=’0’) --3—8译码器 组合逻辑电路 --8-3优先编码器（Priority encoder） 编码器 组合逻辑电路 --4位二进制比较器 比较器 组合逻辑电路 --16路四选一 数据选择器 组合逻辑电路 --定义总线位数 奇偶校验电路 --注意，Z要大写 三态输出电路 组合逻辑电路 3.基本触发器电路 异步复位置位（低有效）D触发器 同步复位置位（低有效）负跳变D触发器 基本触发器电路 异步复位同步置位（低有效）D触发器 移位寄存器 --可左移、右移、同步置数、同步清零 4.时序电路 M=60计数器 异步清零，同步置数，使能，8421BCD码计数器，模为60。 时序电路 时序电路 流程控制语句 IF语句： IF 条件式 THEN 顺序语句 END IF； IF 条件式 THEN 顺序语句 ELSE 顺序语句 END IF； IF 条件式 T