2440LCD控制器详细配置.docxVIP

2440LCD 控制器详细配置 2009-07-27 13:12:03 S3c2440ALCD 控制器配置实例 本文所用的是东华 TFT 液晶屏（WXCAT35）,配置为常用的 16BPP(5:6:5)模式。先看一下 TFT 屏的操作时序图： 图一 一般 TFT 型 LCD 时序图 外部引脚信号： VSYNC: 垂直同步信号,表示扫描 1 帧的开始。HSYNC: 水平同步信号，表示扫描 1 行的开始。VDEN：数据使能信号。 VD[23:0] : LCD 像素数据输出端口。 VCLK：像素时钟信号。寄存器参数： VSPW：垂直同步信号的脉宽，单位为 1 行（Line）的时间。 VFPD: 垂直同步信号的前肩，单位为 1 行（Line）的时间。 VBPD: 垂直同步信号的后肩，单位为 1 行（Line）的时间。LINEVAL ：垂直显示尺寸-1，即屏行宽-1。HBPD：水平同步信号的后肩，单位为 1VCLK 的时间。HFPD：水平同步信号的前肩，单位为 1VCLK 的时间。HSPW：水平同步信号的脉宽，单位为 1VCLK 的时间。HOZVAL：水平显示尺寸-1，即屏列宽-1。 由上图可知： 扫描一帧所需的时间： =((VSPW+1)+(VBPD+1)+( LINEVAL+1)+(VFPD+1))个行时间。 扫描一行所所需的时间： = ((HSPW+1)+(HSPD+1）+(HFPD+1）+ (HOZVAL+1))个 VCLK 时间。 而一个 VCLK 时间由 LCD 寄存器 LCDCON1 内的 CLKVAL 决定: =HCLK/[2*(CLKVAL+1)] 因此扫描一帧所需的时间： T=[(VSPW+1)+(VBPD+1)+( LINEVAL+1)+(VFPD+1)]* [(HSPW+1)+(HSPD+1）+(HFPD+1）+ (HOZVAL+1)]* HCLK/[2*(CLKVAL+1)] 即帧频率为:1/T 注意：以上的时序图为一般 TFT 的时序图。实际 TFT 对应的时序图时序可能不一样（比如极性，符号等）。下文中详述。 图 2 东华 TFT 型 LCD(WXCAT35)时序图 //2440A 寄存器参数 #define MVAL (13) #define MVAL_USED (0) //0=each frame 1=rate by MVAL #define INVVDEN #define INVVDEN (1) //0=normal 1=inverted #define CLKVAL_TFT (6) //屏大小 #define LCD_XSIZE_TFT #define LCD_YSIZE_TFT #define SCR_XSIZE_TFT #define SCR_YSIZE_TFT (240)//屏实际列数(320)// 屏实际行数 (240) //虚拟屏列数 (320) //虚拟屏行数 #define HOZVAL_TFT (LCD_XSIZE_TFT-1) #define LINEVAL_TFT (LCD_YSIZE_TFT-1) 以上有关东华屏参数设置，在 PDF 中如下所示： #define BSWP (0) //Byte swap control #define HWSWP (1) //Half word swap control #define PNRMODE (3) // 设置为 TFT 屏 #define BPPMODE (12) // 设置为 16bpp 模式 //东华屏参数 #define VBPD (3-1) //12 垂直同步信号的后肩 参数见 东华 pdf #define VFPD (14-1) //4 垂直同步信号的前肩 #define VSPW (15-1) //5 垂直同步信号的脉宽 #define HBPD (38-1) //(22)水平同步信号的后肩 #define HFPD (20-1) //(33)水平同步信号的前肩 #define HSPW (30-1) //(44)水平同步信号的脉宽 我的板子设置 HCLK=100M 因此 CLKVAL= int(HCLK/(VCLK*2)-1)，其中 VCLK 即上图的 DCLK=6.4M, CLKVAL=int(100/1 因 此 VCLK = HCLK/[(CLKVAL+1)x2]= 100/2*(6+1)= 7.14MHz VFRAME=HCLK/[(CLKVAL+1)x2]/{(VSPW+1+VBPD+1+LCD_YSIZE_TFT+VFPD+1)*(HSPW+1+HSPD+1+HFPD+1+LC 注意：有些液晶屏给的参数单位可能不一样，需要自己计算。 方 法 如 下 ：