电力交流电源信号发生器的设计（含目录）.docVIP

电力交流电源信号发生器的设计（含目录） 目录 TOC \o 1-9 \h \z \u 目录 1 正文 1 文1：电力论文范文交流电源信号发生器的设计 1 1交流电源信号发生器指标要求 2 2基于CPLD的交流电源信号发生器电路设计 2 （1）CPLD简介及其设计流程 3 （2）应用CPLD设计交流电源信号发生器 4 （3）仿真及实验结果 4 3解决的关键问题 4 三相信号设计 4 4结束语 5 文2：虚拟函数信号发生器的设计 6 (二)虚拟函数信号发生器各子部分的设计 6 (三)部分附加功能的实现 7 参考文摘引言： 8 原创性声明（模板） 9 文章致谢（模板） 9 正文 电力交流电源信号发生器的设计（含目录） 文1：电力论文范文交流电源信号发生器的设计 交流电源信号发生器产生交流电源基准信号，本文将针对某惯性平台交流电源系统提出一种新型的信号发生器设计方案。 1交流电源信号发生器指标要求 交流电源一般由信号发生器、波形变换器、功率放大器、稳幅回路组成，电路结构方框图如图1所示。 交流电源信号发生器是交流电源的核心部分，产生交流电源工作所需信号波形。针对某惯性平台交流电源系统，需要产生以下信号： 信号1：频率256kHz，占空比50﹪，5VTTL信号； 信号2：频率16kHz，占空比50﹪，5VTTL信号； 信号3：频率8kHz，占空比50﹪，5VTTL信号； 信号4：频率4kHz，占空比50﹪，5VTTL信号； 信号5：频率2kHz，占空比50﹪，5VTTL信号； 信号6～信号8：频率1kHz，占空比50﹪，5VTTL信号，相位差120°； 频率稳定度：1/106； 频率精度：1/103。 2基于CPLD的交流电源信号发生器电路设计 常规信号发生电路设计方法 常规的信号发生电路设计方法有振荡器加整形方式[3]、单片微处理器软件编程[4][5]、晶振加锁相式频率合成技术（PLL）[6]等若干种方法。 振荡方式（例如文式振荡桥电路）是最为常见的一种信号产生方式，对于LC和RC信号产生器，适当地设计频率选择电路中的电感、电容或电阻的数值，信号产生器就可方便的产生所要求工作频率的信号，但该方式电路的频率稳定性不高，通常仅为10-3量级； 单片微处理器软件编程方式可以大大简化电路结构，减少系统功耗、制作成本和调试时间，灵活性高，但该方式输出信号的频率较低，输出信号频率的调整精度也较低； 晶振作激励应用锁相式频率合成技术，使信号输出达到了晶振的频率稳定度，具有较宽的频率可调范围，但电路复杂，实现难度较大。 常规的交流信号发生电路要么电路简易，但精度难以达到要求；要么精度较高，电路较复杂，难以在电路结构和性能指标方面达到最优。基于复杂可编程逻辑电路（CPLD）的陀螺信号发生电路较好的解决了上述问题，有源晶振作为激励，采用软件编程实现了硬件功能，具有电路简单、精度及温漂取决于晶振质量、可靠性较高、易移植等优势。 基于CPLD的交流电源信号发生器的实现 （1）CPLD简介及其设计流程 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。从早期的只能存储少量数据，完成简单逻辑功能的可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（E2PROM），发展到能完成中大规模的数字逻辑功能的可编程阵列逻辑（PAL）和通用阵列逻辑（GAL），今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的复杂可编程逻辑器件（CPLD）和现场可编程逻辑器件（FPGA）。随着工艺技术的发展，新一代的FPGA将集成中央处理器（CPU）或数字处理器（DSP）内核，为实现片上可编程系统（SOPC）提供强大硬件支持[7] 本文采用Altera公司MAX7000系列EPM7128STI100，它有128个逻辑单片（LE）、5VTTLI/O电平标准、84个I/O、TQFP-100封装，采用QuartusII软件进行设计输入、综合、布局布线、仿真、编程和配置，采用707厂型军品级晶振作为时序基准，芯片背板大面积“覆地”，芯片电源脚和地之间并联μF/0603高频去耦电容，硬件框图如图2所示。 （2）应用CPLD设计交流电源信号发生器 基于CPLD设计交流电源信号发生器，采用有源晶振作为频率参考，设计分频器进行32分频，分频信号通过计数器再2分频同时占空比调整为50%，即可得到256kHz信号1输出；信号1通过计数器再16分频，即可得到16kHz信号2输出；信号2通过计数器再2分频，即可得到8kHz信号3输出；同样的道理可以得到4KHz信号4输出、2kHz信号5输出。电路实现框图如图3所示。 电路要求1kHz三相120°输出，需要先得到6kHz