SOPC在数据发生系统中的应用.docx

PAGE 1 PAGE 1 SOPC在数据发生系统中的应用  PSoC是针对嵌入式掌握设计的高度可配置片上系统架构，可供应基于闪存、与现场可编程专用集成电路（ASIC）等效的电路，而无需提前期（LeadTime）或性非重复费用（NRE）。PSoC集成了通过一个片上微掌握器进行掌握的可配置模拟和数字电路，供应强大的设计修改功能，并大幅削减元件数量。PSoC包括32Kb的闪存、2Kb的SRAM、一个带有32位累加器的8x8乘法器、电源和睡眠监控电路，及硬件I2C通信。PSoC资源配置敏捷，可在各阶段进行基于固件的改动。PSoC可动态重配置，能随便在运行过程中转变内部资源形式，用较少的元件完成更多功能。  现以数据发生系统为例，介绍采纳SOPC技术，以硬件描述语言为主要手段，产生伪随机序列的设计方案。讨论了伪随机序列的产生，两片SRAM乒乓结构存储以及通过PCI9054芯片与PC机之间数据传递等模块的硬件实现问题。  1 基本原理和系统的整体结构  本系统的主要模块框图如图1所示，SOPC系统采纳Altera的CycloneⅡ系列的芯片。系统包括NiosⅡ软核处理器，扩展的程序存储器FLASH,数据存储器SRAM,以及用户自定义规律如PCI9054接口规律模块、数据产生模块、乒乓结构模块等，并通过Avalon总线连接起来。数据产生模块产生伪随机序列，该数据存储到两片片外扩展的SRAM中，PCI9054接口规律将数据从SRAM中读出后通过PCI9054接口芯片传输到PC机中，其中SRAM中数据的写入和读出是通过乒乓结构模块掌握的。  SRAM是英文StaticRAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。此外SRAM还是自行车品牌。SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（DynamicRandomAccessMemory）每隔一段时间，要刷新充电，否则内部的数据即会消逝，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积。   由于PCI总线协议比较简单，该系统采纳PCI接口专用芯片PCI9054,用于PCI总线的掌握。为了实现数据的高速传输，采纳了DMA传输模式。在该模式中，PCI9054既是PCI总线的掌握器又是本地总线的掌握器，所以其与FPGA之间的接口规律模块设置为AvaIon主外设，掌握SRAM的读操作。  FPGA的片上资源很珍贵，所以数据的存储采纳了片外扩展SRAM.由于数据为16 b,而且为实现数据的高速传输，采纳了两片256K x 16 b的SRAM（IDT71V416）构成乒乓结构，以用作系统的数据存储器。为保证整个系统高速运行以及以后升级的需要，选用了存取时间为10 ns的IDT71V416.  FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步进展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而消失的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。系统设计师可以依据需要通过可编辑的连接把FPGA内部的规律块连接起来，就似乎一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的规律块和连接可以根据设计者而转变，所以FPGA可以完成所需要的规律功能。  2 系统主要硬件设计  2.1 数据产生模块  VHDL语言是一种用于电路设计的语言。它在80年月的后期消失。初是由美国国防部开发出来供美军用来提高设计的牢靠性和缩减开发周期的一种使用范围较小的设计语言 .VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC  该模块的规律功能由VHDL语言设计实现，可以通过修改该模块的设计产生所需要的数据，本系统产生的数据为伪随机序列。模块的规律功能是：先产生8 b的伪随机数，再将所产生的数据通过D触发器组合成16 b的数据。该系统采纳了非线性反馈的移位寄存器，即全状态移位计数器来产生所需要的伪随机数。这种计数器利用了移位寄存器的全部状态，能够自启动，不需要额外输入。这种伪随机序列发生器，可大大简化结构，提高牢靠性，易于实现。  全状态移位计数器的状态变化规律有两个特点：状态的位由反馈函数确定；余下的各位由原态移位得到。该系