SoC集成中的处理单元性能评估及功能划分.docx

PAGE 1 PAGE 1 SoC集成中的处理单元性能评估及功能划分 带有多个处理单元的SOC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点，并通过卫星无线电接收器的设计实例关心开发人员理解SoC所涉及处理任务之间的简单平衡并有效把握系统功能的划分。  在预备开发目前越来越简单的便携式系统时，设计人员面对的挑战之一就是采纳什么样的处理器组合来实现化的“3P”指标，即系统性能、价格及功耗。系统级芯片(SoC)集成使得今日的创新成为可能，但它经常涉及把不同的处理器单元结合在单一的器件之上。这些单元可以包括可编程功能，如通用微处理器(通常是RISC)、DSP、FPGA和加速器，而且还可能有固定功能的加速器。由于这些单元都可以专用器件形式获得，因此对设计人员来说，在它们之中进行全面的性能评估，进而打算以有效的方式组合使用它们，有可能是一项相当困难的工作。  处理单元的优缺点分析  ; 在实现多内核处理器之前，在RISC和DSP之间进行选择曾相对较为简洁。假如大量的系统处理工作和数据有关，那么采纳RISC，即使信号处理睬受些损失。假如大量的处理工作和信号有关，那么采纳DSP，并力争获得差强人意的掌握和数据处理性能。但对多内核集成而言，考虑到要添加其它处理单元，这类选择变得特别简单。正确的答案不完全是技术性的，而是要基于优化敏捷性、便于使用、成本、功耗和性能多方面来考虑。  各种处理单元的基本优点和缺点概括在表1之中。通用RISC处理器专为数据处理而优化，很简单使用而且很敏捷，其成本、功耗和性能都可接受。DSP为实时信号而优化，它们处理实时信号所需的功耗和成本通常比RISC低，不过，它们经常更难使用。   表1 处理器单元优缺点对比  可编程加速器或半可编程处理器可设计用来数据或信号处理。一个例子就是用于通信系统的Viterbi处理器，对Viterbi编码或解码来说它是完全可编程的，但对任何其它功能来说毫无用处。就其功能而言，一个可编程加速器的成本、功耗总是比RISC或DSP要低，而性能要高，但从本质上讲，它稍欠敏捷、更难使用，而且对缺陷(bug)的容忍度低，不简单更改。  用于数据或信号处理的固定功能加速器(一般为ASIC)只能完成一种特定的功能。固定功能加速器总是一种成本、功耗、性能的解决方案，但它们缺少任何程度的敏捷性。一旦ASIC设计出来并调试通过，到了系统开发人员手里，它会变得特别易用。但是其设计和调试与可编程器件相比特别困难，而且以后不行能进行再编程。  划分系统处理功能  尽管在各种处理单元之中做打算是一件简单的工作，但有一个可行的选择程序，就是把各种系统功能划分到各种处理单元之中。把一个系统的处理需求映射到一个现有的多内核SoC之中，与通过映射处理需求创建一个新多内核SoC有所不同。然而，其过程是类似的。  为了把该系统映射到一个现有的SoC之中，系统设计人员必需确定该系统方案以及它所针对市  :