网站大量收购独家精品文档,联系QQ:2885784924

Candence数字仿真参数大全.docxVIP

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Candence数字仿真参数大全 Candence数字仿真参数大全(Ncverilog,irun) =======================Ncverilog===================================== ncverilog \ +access+wrc \ +nctimescale+1ns/100ps \ +libext+.v \ nospecify \ +incdir+$PATH \ +define+$urmicro \ +notimingcheck \ -l $urLogFile \ +nclibdirname+$urWorkDir \ -f $urFileList \ loadpli1=$urPliPath/libpli.so =======================Irun========================================= irun \ -64bit –l $LogFile –f $FileList +abcd+efgk=”efgk” \ +notimingcheck +delay_mode_distributed –access +RWC –timescale 1ns/10ps –override_timescale \ -covfile $CovFile –covdesign coverage –covtest $CovDataBaseName –covworkdir $CovPath \ -sysc –gcc_vers $GccVersion –scautoshell verilog =================================================================== 调试模式增加 -gui –linedebug $CovFile set_branch_scoring select_coverage –all $Design_top… set_com屏蔽常数项 deselect_coverage –all module $ModuleName…屏蔽Module deselect_coverage –all instance $InstanceName…屏蔽instance set_toggle_excludefile –bitexclude $CovExcludefile按比特位屏蔽信号,支持通配符 $CovExcludefile module $ModuleName.$signal instance $InstanceName.$signal ================================================================== ????+nocopyright???????不显示版权信息 +nospecify??????????????????????Suppresses timing checks and path delays in specify blocks. ?????????????????????????????????Ignore SDF annotations. +notimingcheck??????????????????Dont execute timing checks 在Cadence Verilog仿真器中使用Verilog库: 使用库文件 在命令行中使用选项:-v file_name 使用库目录 在命令行中使用选项 –y directory_name 在命令行中使用选项 +libext+file_extension(wolf评论:譬如 +libext+.v) 在使用库目录时,如果每个文件都有一个扩展名,则在Cadence Verilog仿真器必须用+libext选项指定其扩展名。仿真器中没有缺省地使用.v作扩展名 使 用-v或-y选项指定库时,只编译那些设计中用到的模块。如果在命令行中直接输入库文件名而没有使用-v选项 (或在文件中使用编译指导`include),则库中所有模块都被编译。使用选项大大压缩编译时间及内存空间。在NC Verilog中也压缩了使用的磁盘空间。 3、命令大全 1.ncvlog [options] source_file ... Options: -DEFINE arg???????????????-- Defines a macro -FILE arg?????????????????-- Load command line arguments from argrmation -MESSAGES???????????????????-- Specifies printing of in

文档评论(0)

185****9651 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档