分析I2C总线多主通信与软件设计.docxVIP

【Word版本下载可任意编辑】 PAGE 1 - / NUMPAGES 1 分析I2C总线多主通信与软件设计 I2C（Inter－Integrated Circuit）总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器（MCU）及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点，现已得到广泛的应用。它除了可以开展简单的单主节点通信外，还可以应用在多主节点的通信系统中。在多主节点通信系统中，如果两个或者更多的主节点同时启动数据传输，总线具有冲突检测和仲裁功能，保证通信正常开展并防止数据破坏。现在许多微控制器都具有I2C总线接口，能方便地开展I2C总线设计。对于没有I2C总线接口的MCU，可以采用两条I/O接口线开展模拟。目前，一些介绍模拟I2C的资料主要讲的是在单主节点系统中开展的通信，这使得模拟I2C总线的应用具有一定的局限性。本文根据总线仲裁的思想，提出一种多主节点通信的思想及实现流程。 1 I2C总线系统简介  I2C总线系统是由SCL（串行时钟）和SDA（串行数据）两根总线构成的。该总线有严格的时序要求，总线工作时，由串行时钟线SCL传送时钟脉冲，由串行数据线SDA传送数据。除此之外，I2C总线系统还有每个连接到总线的器件都可以通过的地址和一直存在的简单的主机/从机关系软件设定地址，主机可以作为主机发送器或主机接收器；它是一个真正的多主机总线，如果两个或更多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏；串行的8 位双向数据传输位速率在标准模式下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s；连接到相同总线的IC 数量只受到总线的电容400pF 限制等特征。总线协议规定，各主节点开展通信时都要有起始、结束、发送数据和应答信号。这些信号都是通信过程中的基本单元。总线传送的每1帧数据均是1个字节，每当发送完1个字节后，接收节点就相应给一应答信号。协议规定，在启动总线后的第1个字节的高7位是对从节点的寻址地址，第8位为方向位（“0”表示主节点对从节点的写操作；“1”表示主节点对从节点的读操作），其余的字节为操作数据。由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VDD的相关电平决定，每传输一个数据位就产生一个时钟脉冲。  I2C总线术语包括，发送器：发送数据到总线的器件；接收器：从总线接收数据的器件；主机：初始化发送产生时钟信号和终止发送的器件；从机：被主机寻址的器件；多主机：同时有多于一个主机尝试控制总线但不破坏传输；仲裁：是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使传输不被破坏的过程；同步：两个或多个器件同步时钟信号的过程 。  图1列出I2C总线上几个基本信号的时序。图1中包括起始信号、停止信号、应答信号、非应答信号以及传输数据“0”和数据“1”的时序。SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件；SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态。起始和停止条件，在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。应答信号是在SCL为高时SDA为低；非应答信号则与之相反。传输数据“0”和数据“1”与发送应答位和非应答位时序图是相同的。  图1 I2C总线上基本信号的时序  图2表示了一个完整的数据传送过程。在I2C总线发送起始信号后，发送从机的7位寻址地址和1位表示这次操作性质的读写位，在有应答信号后开始传送数据，直到发送停止信号。数据是以字节为单位的。发送节点每发送1个字节就要检测SDA线上有没有收到应答信号，有则继续发送，否则将停止发送数据。  图2 完整的数据传送过程  还有一种为竞争发生时的时钟同步。在I2C总线上传送信息时的时钟同步信号是由挂接在SCL线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的