基于FPGA的FIR数字滤波器设计方案.docxVIP

PAGE 1 PAGE 1 基于FPGA的FIR数字滤波器设计方案 摘要：本文简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。 在Matlab/Simulink环境下，采纳DSP Builder模块搭建FIR模型，依据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟规律分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图，结果符合预期。  0 引言  在信息信号处理过程中，数字滤波器是信号处理中使用广泛的一种方法。通过滤波运算，将一组输入数据序列转变为另一组输出数据序列，从而实现时域或频域中信号属性的转变。常用的数字滤波器可分为有限脉冲响应（FIR）滤波器和无限脉冲响应（IIR）滤波器两种。其中，FIR数字滤波器具有严格的线性相位，而且非递归结构也保证了运算的稳定性。在实时性要求比较高的应用场合，采纳可编程芯片FPGA加以实现，相比于DSP芯片或专用芯片的实现方法，具有高速、高精度、高敏捷性的优点。本文在实行了一种基于FPGA和DSP Builder的方法设计F