AT89C51串行口控制数码管系统设计.pdfVIP

龙源期刊网 AT89C51 串行口控制数码管系统设计 作者：卢易枫 来源：《无线互联科技》2015 年第02 期 摘要：详细介绍了串入并出芯片74LS164 的功能，串行口控制数码管系统硬件及软件设 计，选用AT89C51 的管脚RXD 和TXD 与74LS164 相应连接，实现串行移位数码管控制。 关键词：串行口；AT89C51 ；74LS164；数码管 1 引言 AT89C51 与其外围设备的基本通信有两种模式：并行通信模式和串行通信模式。采用 AT89C51 并行通信模式时，诸如通过并行输入/输出口P1 控制交通灯，所有数据位通过并行输 入/输出口P1 进行输出。并行通信模式的优点是数据传送速度快，所有的数据位同时传输；缺 点是电路较多，一个并行的数据有多少位，就需要少条传输线，传输的距离较近。采用串行通 信模式时，所有的数据位按一定的顺序，通过两条传输线按位传输。串行通信模式的优点是电 路简单，仅需要两条传输线，传输距离相对较远，缺点是数据传送速度慢。 数码管需要接8 个脚才能显示，如果用单片机AT89C51 本身的I/O 口，虽可以但浪费宝 贵的I/O 口资源。文章采用串入并出移位寄存器74HC164 作为数码管驱动芯片进行控制。节省 了AT89C51 的I/O 口资源。 2 串行口硬件设计 2.1 74LS164 的基本结构 74LS164 是高速硅门CMOS 器件，与低功耗肖特基型TTL （LSTTL ）器件的引脚兼容。 是8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。74LS164 引脚图如图1 所示， 数据通过两个输入端（A 或B ）之一串行输入；任一输入端可以用作高电平使能端，控制另一 输入端的数据输入。两个输入端或者连接在一起，或者将不用的输入端接高电平，需要注意的 是一定不能悬空。 74LS164 的引脚逻辑功能如表1 所示。时钟CLK 每次由低变高时，数据右移一位，输入 到QA，QA 是两个数据输入端（A 和B ）的逻辑与的输出端。当清除端（CLR ）为低电平，输 出端（QA-QH ）均为低电平；串行数据输入端（A ，B ）可控制数据。当A ，B 任意一个为低 电平，则禁止新数据输入，在时钟端（CLK ）脉冲上升沿作用下QO 为低电平；当A ，B 有一 个为高电平。则另一个就允许输入数据，并在CLK 上升沿作用下决定QO 的状态。 2.2 串行口控制数码管的硬件设计