03-第三章-大规模集成电路基础.pptVIP

  1. 1、本文档共39页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
集成电路芯片中金属互连线所占的面积与电路规模的关系曲线 互连线宽与互连线延迟的关系 互连技术与器件特征尺寸的缩小 (资料来源:Solidstate Technology Oct.,1998) 集成电路中的材料 小结:Bipolar: 基区(Base),基区宽度Wb 发射区(Emitter) 收集区(Collector) NPN,PNP 共发射极特性曲线 放大倍数?、? 特征频率fT 小结:MOS 沟道区(Channel),沟道长度L,沟道宽度W 栅极(Gate) 源区/源极(Source) 漏区/漏极(Drain) NMOS、PMOS、CMOS 阈值电压Vt,击穿电压 特性曲线、转移特性曲线 泄漏电流(截止电流)、驱动电流(导通电流) 小结:器件结构 双极器件的纵向截面结构、俯视结构 CMOS器件的纵向截面结构、俯视结构 CMOS反相器的工作原理 IC:有源器件、无源器件、隔离区、互连线、钝化保护层 大规模集成电路基础 3. 1半导体集成电路概述 集成电路(Integrated Circuit,IC) 芯片(Chip, Die):内含集成电路的硅片 硅片(Wafer) 集成电路的成品率: Y= 硅片上好的芯片数 硅片上总的芯片数 100% 成品率的检测,决定工艺的稳定性,成品率对集成电路厂家很重要 集成电路发展的原动力:不断提高的性能/价格比 集成电路发展的特点:性能提高、价格降低 集成电路的性能指标: 集成度 速度、功耗 特征尺寸 可靠性 主要途径:缩小器件的特征尺寸 增大硅片面积 功耗 延迟积 集成电路的关键技术:光刻技术(DUV) 缩小尺寸:0.25~0.18mm 增大硅片:8英寸~12英寸 亚0.1mm:一系列的挑战, 亚50nm:关键问题尚未解决 光刻技术是在一片平整的硅片上构建半导体MOS管和电路的基础,包含很多步骤与流程。首先在硅片上涂上一层耐腐蚀的光刻胶,随后让强光通过一块刻有电路图案的镂空掩模板照射在硅片上。被照射到的部分(如源区和漏区)光刻胶会发生变质,而构筑栅区的地方不会被照射到,所以光刻胶会仍旧粘连在上面。然后用腐蚀性液体清洗硅片,变质的光刻胶被除去,露出下面的硅片,而栅区在光刻胶的保护下不会受到影响。随后就是粒子沉积、掩膜、刻线等操作,直到最后形成成品晶片。 集成电路的制造过程(工序): 设计 工艺加工 测试 封装 定义电路的输入输出(电路指标、性能) 原理电路设计 电路模拟(SPICE) 布局(Layout) 考虑寄生因素后的再模拟 原型电路制备 测试、评测 产品 工艺问题 定义问题 不符合 不符合 集成电路产业的发展趋势: 独立的设计公司(Design House):ARM 独立的制造厂家(标准的Foundary): 比如显卡和主板,它的核心是图形处理器和芯片组,是由象nVIDIA、ATI,INTEL、AMD、VIA、SIS、ALI等一些顶级的芯片研发公司设计出来,然后委托给某些工厂加工成芯片和芯片组。 设计/制造企业:企业集合了芯片设计和芯片制造,从芯片的前端设计到后端加工都在企业内部完成。Intel、IBM、Motorola、Samsung、Hynix、Infineon、Philips 、STmicroelectronics等 制造经常导致有缺陷的芯片。致命缺陷是导致硅片上的芯片无法通过电学测试的原因。据估计80%的芯片电学失效是由沾污带来的缺陷引起的。电学失效引起成品率损失,导致硅片上的管芯报废以及很高的芯片制造成本。 污染源: ?空气 ?人 ?厂房 ?水 ?工艺用化学品 ?工艺气体 ?生产设备 集成电路类型:数字集成电路、模拟集成电路 数字集成电路基本单元:开关管、反相器、组合逻辑门 模拟集成电路基本单元:放大器、电流源、电流镜、转换器等 3.2 双极集成电路基础 有源元件:双极晶体管 无源元件:电阻、电容、电感等 双极数字集成电路 基本单元:逻辑门电路 双极逻辑门电路类型: 电阻-晶体管逻辑 (RTL) 二极管-晶体管逻辑 (DTL) 晶体管-晶体管逻辑 (TTL) 集成注入逻辑 (I2L) 发射极耦合逻辑 (ECL) 双极模拟集成电路 一般分为: 线性电路(输入与输出呈线性关系) 非线性电路 接口电路:如A/D、D/A、电平位移电路等 3.3 MOS集成电路基础 基本电路结构:MOS器件结构 基本电路结构:CMOS

文档评论(0)

1658576823bd104 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档