简易m序列调制解调器前端设计.pdfVIP

龙源期刊网 简易m 序列调制解调器前端设计 作者：覃馨李书艳宁宁陈培美孙晓书崔舒扬 来源：《教育教学论坛》2017 年第07 期 摘要：m 序列是扩频通信方式的基础理论，应用较为广泛，m 序列是对最长线性反馈移位 寄存器序列的简称，可由带线性反馈的移位寄存器通过串行移位方式生成。文中通过对m 序 列生成的基本理论进行了详细介绍，并基于此设计了简易m 序列调制解调器架构，和硬件描 述语言代码，完成了仿真，测试。 关键词：m 序列；伪随机码；Verilog HDL；仿真 中图分类号：G642.0 文献标志码：A 文章编号：1674-9324 （2017 ）07-0205-02 一、引言 m 序列的使用是通信系统中CDMA （Code Division Multiple Access——码分多址）模式的 基础，也是扩频通信方式的基础理论。应用较为广泛，可用于《通信原理》基础理论研究，也 可以用于实际通信过程的扰码单元使用，因此，对于该序列调制解调器的设计具有实际的意 义。 m 序列是对最长线性反馈移位寄存器序列（maximal length linear feedback shift register sequence）的简称，它是一种由带线性反馈的移位寄存器所产生的序列，并且具有最长周期。 带线性反馈的移位寄存器设定各级寄存器的初始状态后，在时钟触发下，每次移位后各级寄存 器状态都会发生变化。观察其中一级寄存器（通常为末级）的输出，随着移位时钟节拍的推移 会产生一个序列，称为移位寄存器序列。可以发现序列是一个周期序列，其周期不但与移位寄 存器的级数有关，而且与线性反馈逻辑有关。在相同级数情况下，采用不同的线性反馈逻辑所 得到的周期长度不同。此外，周期还与移位寄存器的初始状态有关。 二、系统整体设计方案 一般情况下，用于产生m 序列的n 级线性反馈移位寄存器的结构图如图1 所示。 0010110011111000110111010100001 （由右至左依次按顺序生成），发送端需要调制的信 号，与这31 位数进行异或运算。为仿真验证波形显示便利，在发送信号的时候采用调制方 法，即将1 相应的调制为1，0 调制为-1；则可以得到传输中的m 序列。 三、系统HDL 设计方案 龙源期刊网 系统使用Verilog HDL 语言完成设计。代码由add_noise.v、coder.v、correct.v、 Corrected_Decoder.v、decoder.v 和top.v 六个Verilog HDL 代码。代码架构设计图如图3 所示。 分别为传输加噪、发送端编码调制、发送端校验编码、校验解码、解码单元和顶层单元。 m 序列调制与解调部分学习和实验主要进行了基于ModelSim 仿真的代码编写和调试，属 于不可综合仿真，参考代码中加入了兼具了testbench 的测试功能。通信过程中，一般系统不 会在启动后立即发送有效载荷数据，为了保证通信的稳定，首先要发送双方约定好的一系列信 令和同步用数据信息，通过同步用数据信息来完成发送、接收双方的时钟、信令和控制数据的 同步，同步后才能有效接收数据，这个过程类似于网络通信中的TCP 协议通信过程，是通信 网络中保证收发双方可靠、稳定通信的流程。 四、设计仿真测试 上述设计代码直接在ModelSim 中就可以直接综合和进行仿真。加载了Verilog HDL 代码 的ModelSim 项目窗口如图4 所示。发送端发送的数据由outdata 变量存储，其发送的数据经由 编码和加噪模块完成数据的m 调制后，发送至接收端，接收端由解校验和解码单元处理后， 形成解调数据。 仿真运行50 微秒后部分仿真波形如图5 所示。从图5 中很容易看出负向波谷（表示波形 向下，但是取值仍未正）位置对应的解调码值为0，正向波峰对应位置解调码值为1。与该窗 口outdata （已发送数据）显示数据一致。 五、结束语 本简易m 序列调制解调器设计完成了基本的设计目标，能够正常发送和解调已发送的数 据，能够准确进行仿真和验证，后续可以继续进行优化和加长序列调制长度，并增加通信系统 中常见的各种纠错编码方案，以使系统更加完善。 参考文献： [1]夏