数字逻辑设计：第7章-LatchFF.pdf

下载文档 降价啦

6
0
约4.91万字
约 116页
2022-08-08 发布于安徽
举报
版权申诉
保障服务

数字逻辑设计：第7章-LatchFF.pdf

1、本文档共116页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

上课手机关了吗？第七章锁存器与触发器 Latch Flip-Flop 本讲内容 • 时序逻辑电路 • 锁存器与触发器 • 触发方式 • 电平（锁存器）、边沿（触发器） • 功能 • R-S锁存器/触发器 • D锁存器/触发器 • J-K锁存器/触发器 • T/T’触发器时序逻辑电路与组合逻辑电路 • 组合逻辑电路某一时刻的输出只取决于此时刻的输入 • 时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态) –输入+当前状态  下一状态 CLK CLK 时序逻辑电路基本元件 • 记忆元件(Memory Devices)是时序逻辑电路的基本元件 • 时序逻辑电路中的记忆元件一定要是可以任意修改的、可以控制的 • 静态 vs. 动态双稳态电路-BiStable 双稳态电路输入输出特性分析传输函数： V =F （V ） out1 in1 V =F （V ） out2 in2 亚稳态-Metastable V =V out1 in2 V =V out2 in1 锁存器 Latch 加入控制 SD Q R Q D 基本R-S锁存器（与非） “直接置位-复位型R-S锁存器” 或称“R-S锁存器” 与非型（输入低电平有效）功能表 SD Q 逻辑符号 SD RD Q* Q* 0 0 1 1 0 1 1 0 R Q 1