DMA控制器（电子信息）.pptxVIP

微型计算机原理与接口技术DMA控制器 DMA控制器 1.1 8237A的外部引脚 8237A是微机系统中实现DMA功能的大规模集成电路控制器。PC/XT使用一片8237A，PC/AT使用两片8237A，在高档微机中常使用功能芯片取代8237A，但多功能芯片中的DMA控制器与8237A的功能基本相同。1.1 8237A的外部引脚 1.8237A的内部结构 8237A是具有4个独立DMA通道的可编程DMA控制器（DMAC），它使用单一的+5V电源、单相时钟、40引脚双列直插式封装。在实际应用中，8237A必须与一片8位锁存器一起使用，才能形成一个完整的4 通道DMA控制器。8237A必须经初始化后，可以控制每一个通道在存储器和I/O口之间以最高1.6Mb/s的速率传送最多达64KB的数据块，而不需要CPU的介入。 8237A的基本功能如下： 1）每片芯片中有4个独立的DMA通道，可以连接4种不同的外设。 2）每一个通道的DMA请求都可以被允许或禁止。 3）每个通道的DMA请求有不同的优先级，即可以是固定优先级，也可以是循环优先级。 4）每个通道一次传送的最大字节数为64KB。 5）8237A提供4种传送方式：单字节传送方式、数据传送方式、请求传送方式和级联传送方式。 6）可用级联方式任意扩展其通道数。1.1 8237A的外部引脚 8237A的内部结构如图所示1.1 8237A的外部引脚 DMA通道。8237A内部包含4个独立通道，每个通道包含2个16位的地址寄存器、2个16位的字节寄存器、1个6位的方式寄存器、1个DMA请求触发器和1个DMA屏蔽触发器。此外，4个通道共用1个8位控制寄存器、1个8位状态寄存器、1个8位暂存器、1个8位屏蔽寄存器和1个8位请求寄存器。2) 读/写逻辑。当CPU对8237A初始化或对8237A寄存器进行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收IOR式IOW信号。当IOR为低电平时，CPU可以读取8237A的内部寄存器值；当IOW为低电平时，CPU可以将数据写入8237A的内部寄存器中。在DMA传送期间，系统由8237A控制总线。此时，8237A分两次向地址总线上送出要访问的内存单元20位物理地址中的低16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号IOR、I/O写信号IOW、存储器读信号MEMR和存储器写信号MEMW。3) 控制逻辑。在DMA周期内，控制逻辑通过产生相应的控制信号和16位要存取的内存单元地址来控制DMA的操作步骤。初始化时，通过对方式寄存器进行编程，使控制逻辑可以对各个通道的操作进行控制。1.1 8237A的外部引脚 2.引脚功能 8237A是具有40个引脚的双列直插式器件，图为8237A的引脚图。1.1 8237A的外部引脚 各个信号说明如下。CLK：时钟输入端，通常接到8234时钟发生器的输出引脚，用来控制8237A内部操作定时和DMA传送时的数据传送速率。8237A-3的时钟频率为3MHz，8237A-5的钟频率为5MHz，后者是8237A的改进型，工作速度比较高，但工作原理及使用方法与8237A相同。CS：片选输入端，低电平有效。片选信号有效时，8237A处于可编程状态。当CS=0时，CPU的I/O写操作对8237A写入编程控制字、地址初值、传输的字长；CPU的I/O读操作可以从8237A读状态、当前地址、当前传输的字节数。在8237A取得总线控制权后，就自动使CS=1，这样在DMA操作期间，CPU被禁止使用8237A。RESET：复位输入端，高电平有效。当RESET有效时，清除命令、状态、请求和暂存寄存器的内容。屏蔽寄存器被置1（4个通道均禁止DMA请求）,其他寄存器均清0, 8237A处于空闲周期，所有控制线都处于高阻状态，并禁止4个通道的DMA操作。复位后必须重新初始化。否则8237A不能进入DMA操作。READY：“准备就绪”信号输入端，高电平有效。当所选择的存储器或I/O端的速度比较慢，需要延长传输时间时，使READY端处于低电平，8237A就会自动地在存储器读和存储器写周期中插入等待周期。当传输完成时，READY端变为高电平，以表示存储器或I/O设备准备就绪。1.1 8237A的外部引脚 ADSTB: 地址选通输出信号，高电平有效。当此信号有效时，表示8237A当前地址寄存器的高8位经数据总线DB7～DB0锁存到外部地址锁存器中。AEN：地址允许输出信号，高电平有效。在DMA操作期间，AEN信号为高电平时，直接将外部地址锁存器中锁存的高8位地址输出到地址总线上，与芯片直接输出的低8位地址一起共同构成内存单元的低16位地址。MEMR：存储器读信号，低电平有效，输出，只用于DMA传送