南昌大学-2012~2013计算机组成原理期末考试试卷-(B).docxVIP

  • 0
  • 0
  • 约2.65千字
  • 约 5页
  • 2022-08-30 发布于山东
  • 举报

南昌大学-2012~2013计算机组成原理期末考试试卷-(B).docx

南昌大学2012~2013学年第一学期期末考试一试卷 试卷编号: (B)卷 课程编号:课程名称: 计算机组成原理 考试形式: 闭卷 合用班级: 软件工程 2011级 姓名: 学号: 班级: 学院:软件学院 专业: 软件工程 考试日期: 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 题分 20 2030 30 100 签名 得分 考生注意事项:1、本试卷共5页,请查察试卷中是否有缺页或损坏。如有立刻举手报告以便改换。 2、考试结束后,考生不得将试卷、答题纸和底稿纸带出考场。 一、单项选择题(每题2分,共20分) 得分评阅人 1.今世CPU包括______。 A.控制器B.控制器、运算器、  cache  C.运算器和主存  D.控制器、ALU  和主存 2.某计算机字长16位,它的存贮容量是64KB,若按字编址,那么它的寻址范围是______ A.64K  B.32K  C.64KB  D.32KB 3.在定点二进制运算器中,减法运算一般经过 A原码运算的二进制减法器 B补码运算的二进制减法器 C原码运算的十进制加法器 D补码运算的二进制加法器  ______来实现。 4.寄存器间接寻址方式中,操作数处在______。 A.通用寄存器B.主存单元C.程序计数器D.堆栈 5.微程序控制器中,机器指令与微指令的关系是______。 每一条机器指令由一条微指令来履行 每一条机器指令由一段微指令编写的微程序来解释履行 每一条机器指令组成的程序可由一条微指令来履行 一条微指令由若干条机器指令组成 6.假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是______。 1101011011001001 7.下面浮点运算器的描绘中正确的句子是:______。 浮点运算器可用阶码零件和尾数零件实现 阶码零件可实现加、减、乘、除四种运算 阶码零件只进行阶码相加、相减和比较操作 尾数零件只进行乘法和减法运算 以下四种种类的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是______。 ADRAM  BSRAM  C闪速存储器  DEPROM 9.采用DMA方式传送数据时,每传送一个数据就要用一个 A.指令周期B.机器周期C.存储周期D.总线周期  ______时间。 在微型机系统中,外围设施经过______与主板的系统总线相连结。 A适配器B设施控制器C计数器D寄存器 二、填空题(每空1分,共20分) 得分评阅人 存储_程序_并按__地点____次序履行,这是_冯诺依曼_型计算机的工作原理。 CPU中,保留目前正在履行的指令的寄存器为_指令寄存器__,保留目前正在履行的指令的地点的寄存器为____________,保留CPU访存地点的寄存器为_地点寄存器 __。 相联存储器不按地点而是按_内容_接见的存储器,在cache中用来寄存_行地点表_,在虚构存储器中用来寄存_页表和段表_。 4.CPU从主存取出一条指令并履行该指令的时间叫 机器周期,尔后者又包含若干个时钟周期。  指令周期,它往常包含若干个 半导体SRAM靠__触发器状态____存贮信息,半导体DRAM则是靠___三极管极电容电荷_存贮信息。 为认识决多个_主设施__同时竞争总线,____________必须拥有__总线仲裁___零件。 并行办理技术已经成为计算机发展的主流。它可贯串于信息加工的各个步骤和阶段 归纳起来,主要有三种形式:__时间_并行;__空间__并行;__时间并行+空间____并行。 三、简答题(每题10分,共30分) 得分评阅人 假定由S,E,M三个域组成的一个32位二进制字所表示的非零规格化浮点数x, 其中M=23位,E=8位,S=1位,其值表示为: x=(-1)S×(1.M)×2E–128 问:其所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少? (1)最大正数 01111111111111111111111111111111 x=[1+(1-2-23)]×2127 (2)最小正数 00000000000000000000000000000000 x=1.0×2-128 (3)最小负数 11111111111111111111111111111111 x=-[1+(1-2-23)]×2127 (4)最大负数 10000000000000000000000000000000 x=-1.0×2-128 CPU履行一段程序时,cache达成存取的次数为5000次,主存达成存取的次数为 200次。已知cache存取周期为40ns,主存存取周期为160ns。求: (1)Cache命中率H。 (2)Cache/主存系统的接见效率e

文档评论(0)

1亿VIP精品文档

相关文档