逻辑模拟和混合模拟.pptxVIP

会计学;2.逻辑状态(States) PSpice支持的数字信号可包括6类逻辑状态。;3.逻辑强度(Strength) PSpice内部根据“驱动”能力的大小将数字信号分为不同的强度。最强的是由外加激励信号提供的激励信号电平。最弱的是Z(高阻)。处于禁止(disabled)状态的三态门或输出端为集电极开路结构的器件，其输出强度即为Z。 当不同强度的数字信号作用于同一个节点时，该节点的逻辑状态由强度最强的那个数字信号决定。如果作用于某一节点的几个数字信号逻辑状态不同，但强度相同，则该节点逻辑状态为X，即不确定。;4.传输延迟(Propagation Delay) 在数字电路特性数据库中，对每一个延迟时间参数均有3个数据：(1)最小延迟时间；(2)典型延迟时间；(3)最大延迟时间。 在逻辑模拟过程中，可根据需要，选用不同的延迟时间数值。 ;5.激励信号 (Stimulus) PSpice A/D进行逻辑模拟时采用的激励信号有3类: (1)时钟信号(Clock Stimulus)：规则的一位周期信号。 (2)一般激励信号(Digital Signal Stimulus)：这也是一位信号，但其波形变化不像时钟信号那样简单。 (3)总线激励信号(Digital Bus Stimulus)：又分2位、4位、8位、16位和32位共5种。 逻辑模拟中，能否全面分析电路的各种功能和逻辑状态，取得预期的模拟效果，激励信号波形的设置是关键，也是相对复杂的一项工作。;第5页/共31页; (1)新建设计项目,绘制电路图,包括设置适用于逻辑模拟输入激励信号波形。(注意:输入激励信号波形的设置是否合适将决定逻辑模拟能否取得预期的效果) (2)新建模拟类型分组(Simulation Profiles),设置分析参数和任选项参数。(注意:设置任选项参数时需对参数含义有确切理解，否则先使用内定值) (3)选择PSpice/Run命令，启动逻辑模拟。 (4)在Probe窗口中显示模拟结果波形。;(1)新建设计项目，绘制电路图,包括设置输入激励信号波形。 思考题：半加器模拟实例中，输入端A、B信号波形设置有什么考虑？; (2)新建模拟类型分组(Profile)设置分析参数和任选项参数。;第9页/共31页; (3)选择PSpice/Run命令，启动逻辑模拟。 (4)在Probe窗口中显示模拟结果波形，从3方面分析模拟结果： 逻辑关系(比较输出和输入信号的波形) 延迟时间(选择执行Trace/Cursor命令，可以测量延迟时间值) 异常情况(观测输出信号波形是否出现异常);例：半加器电路的逻辑模拟;演 示;数/模混合模拟的基本原理 数/模混合模拟的步骤; 数字信号是以(1,0)为特征的数字量，模拟信号是连续变化的电信号，这是两类性质完全不同的电学量，无法采用统一的算法。 不管数/模混合电路多么复杂，其内部节点均可分为模拟型节点、数字型节点和接口型节点3种。 PSpice A/D进行数/模混合模拟分析的关键是对每一个基本逻辑单元都配备AtoD和DtoA两类接口型等效子电路，分别将模拟信号转化数字信号，以及将数字信号转化为模拟信号。 通过在接口型节点处自动插入一个或多个接口型等效子电路，将数字和模拟两类元器件隔开，实现数字和模拟两类信号之间的转换。 然后对每个模拟和数字部分分别进行分析。;第15页/共31页; 除了以下两点以外，数/模混合模拟与逻辑模拟步骤基本相同。 PSpice进行数/模混合模拟时，接口等效子电路是由系统自动插入的,用户只需考虑是否要修改接口等效子电路的模型级别以及子电路中电源电压的内定值(如果未详细理解接口等效子电路模型，先采用内定值)。 在显示模拟结果波形时,将采用两个窗口分别显示数字和模拟两类信号。;电路原理图;模拟结果波形;演 示;(1) 如果模拟电路的分析不能正常进行到底，可从OUT输出文件中查找原因。;(2) 如果模拟电路的分析结果与预计结果差距很大，可检查电路的直流工作状态是否正常。;模拟中异常情况的分析和原因查找;(3) 如果数字电路的模拟结果异常，从出现异常的输出端开始，逐级向前查找出现问题的位置。;例：出现异常情况的半加器;例：出现异常情况的半加器;为了分析SUM信号出现异常的原因，增加显示U3A器件两个输入端的信号。;增大U1A器件的延迟时间(将其MNTYMXDLY参数设置为3)，减小U1B器件的延迟时间(将其MNTYMXDLY参数设置为1)，有可能解决问题。;(1)选择执行PSpice/M