soc基础教程 时序逻辑学时.pptxVIP

SOC基础教程 时序逻辑学时PPT课件会计学Review（1）第1页/共34页组合逻辑电路：当前的输出只与当前的输入有关。静态互补CMOS组合逻辑电路用NMOS做PDN， PMOS做PUNNMOS管产生“强零”而PMOS器件产生“强1”Review（2）第2页/共34页如何构建静态CMOS组合逻辑电路反向输出out = xx xxx | xxxx下拉网络(NMOS)和上拉网络(PMOS)以输出为分界线呈对称互补关系晶体管数目相同,逻辑关系相反对于NMOS网络划分子模块，以“与/或”为基本运算与 - 晶体管串联或 - 晶体管并联Review（3）第3页/共34页静态互补CMOS组合逻辑的特性全摆幅，高噪声容限输出高电平- Vdd, 输出低电平-GND无比电路输出和晶体管尺寸比例无关 低输出阻抗输出和电源地总有通路高输入阻抗输入有SiO2隔离，输入电流几乎为0，直流扇出系数非常大静态功耗极小稳定状态下无电源地直流通路Review（4）第4页/共34页影响静态CMOS组合逻辑电路性能的几个因素延时和输入方式有关当输入A=B=1?0变化时，延时最小当输入A= 1?0, B=1变化时，延时最大延时随着扇入个数的增多而快速上升避免扇入大于或等于4的情况延时随着扇出数的增多而线性增加扇出应小于等于4Review（5）第5页/共34页降低大扇入电路的延时的方法逐级加大晶体管的尺寸调整晶体管顺序，