2022年河北工程大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）.docxVIP

2022年河北工程大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案） 一、选择题 1、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（ ）。 A.1MB B.4MB C.8MB D.32MB 2、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（ ）。 【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】 A.0.833 B.0.856 C.0.95 8D.0.862 3、当定点运算发生溢出时，应（ ）。 A.向左规格化 B.向右规格化 C.舍入处理 D.发出出错信息 4、下列关于定点数原码一位乘算法的描述正确的是（ ）。 I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位 II.在原码一位乘算法过程中，所有移位均是算术移位操作 Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器 A.II，III C.只有III B.只有Ⅲ D.全错 5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。 A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr4 6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（ ），传输速率为（ ） A.32bit 264MB/s B.20bit 254MB/s C.20bit 264MB/s D.32bit 254MB/s 7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。 A.132MB/s B.264MB/s C.528MB/s D.1056MB/s 8、计算机（ ）负责指令译码。 A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路 9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。那么，机器B的时钟频率至少应为（ ）能运到所希望的要求。 A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz 10、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）。 A.PCI B.USB C.AGP D.PCI-Express 11、下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ） A.中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备 12、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（ ）。 A.MM在CPU外，CS在CPU内 B.MM按地址访问.CS按内容访问 C.MM存储指令和数据，CS存储位置 D.MM用RAM和ROM实现，CS用ROM实现 13、下面是段MIPS指令序列： add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0] add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3] Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0] add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2] 以上：指令序列中，指令之间发生数据相关？（ ） A.1和2，2和3 B.1和2，2和4 C.1和3，2和3，2和4，3和4 D.1和2，2和3，2和