时序逻辑电路课件.pptVIP

6.3 时序逻辑电路设计 此时已令：Q3n+1(010)=1， Q3n+1( 101)=0 Q2n+1( 010)=0 ， Q2n+1( 101)=1 Q1n+1(010)=1 ， Q1n+1( 101)=0 ? 不能自启动，为此改动Q1为： 显然能自启动了。 此时已令： Q1n+1( 010)=1， Q1n+1( 101)=1 6.3 时序逻辑电路设计 如果采用D-FF，则： 6.3 时序逻辑电路设计 §6.3.3 采用SSI的设计异步计数器 异步计数器的设计与同步计数器的设计的不同之处在于时钟信号的选取上。举例说明如下： 例6-8】设计8421 BCD 二一十进制异步计数器。 解：①逻辑抽象 定义： S0=0000 S5=0101 S1=0001 S6=0110 S2=0010 S7=0111 ? S3=0011 S8=1000 S4=0100 S9=1001 CP Q4n Q3n Q2n Q1n Q4n+1 Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 2 0 0 1 0 0 0 1 1 0 3 0 0 1 1 0 1 0 0 0 4 0 1 0 0 0 1 0 1 0