2022年长春工程学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）.docxVIP

2022年长春工程学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案） 一、选择题 1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（ ）。 A.0 B.1 C.2 D.34 2、采用指令Cache与数据Cache分离的主要目的是（ ）。 A.降低Cache的缺失损失 B.提高Cache的命中率 C.降低CPU平均访存时间 D.减少指令流水线资源冲突 3、下列关于进制的说法中正确的是（ ）。 I.任何二进制整数都可用十进制表示 Ⅱ.任何二进制小数都可用十进制表示 Ⅲ.任何十进制整数都可用二进制表示 IⅣ.任何十进制小数都可用二进制表示 A.I、Ⅲ B. I、Ⅱ、Ⅲ C.I、Ⅱ、Ⅲ、Ⅳ D.Ⅱ、IV 4、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（ ）。 A.-127~+127 B.-127~+128 C.-128~+127 D.-128~+128 5、在C语言程序中，下列表达式中值为True的有（ ）。 I.123456789=（int）（float）Ⅱ.123456==（int）（float）1234561 Ⅲ.123456789-（int（double）123456789 A.仅I、Ⅱ B. 仅I、Ⅲ C.仅Ⅱ、Ⅲ D. I、Ⅱ、Ⅲ、 6、下列关于多总线结构的叙述中，错误的是（ ）。 A.靠近CPU的总线速度较快 B.存储器总线可支持突发传送方式 C.总线之间需通过桥接器相连 D.PCI-Expressx16采用并行传输方式 7、总线宽度与下列（ ）有关。 A.控制线根数 B.数据线根数 C.地址线根数 D.以上都不对 8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（ ）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存 9、（ ）可区分存储单元中在放的是指令还是数据。 A.存储器 B.运算 C.用户 D.控制器 10、下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ） A.中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备 11、下列有关I/O接口的叙述中，错误的是（ ）。 A.状态端口和控制端口可以合用同一个寄存器 B. I/O接口中CPU可访问的寄存器称为I/O端口 C.采用独立编址方式时，I/O端口地址和主存地址可能相同 D.采用统一编址方式时，CPU不能用访存指令访问I/O端口 12、指令译码器进行译码的是（ ） A.整条指令 B.指令的操作码字段 C.指令的地址 D.指令的操作数字段 13、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（ ）。 I1：addR1，R2，R3；（R2）+（R3）→R1 I2：addR5，R2，R4；（R2）+（R4）→R5 I3：addR4，R5，R3；（R5）+（R3）→R4 I4：addR5，R2，R6；（R2）+（R6）→R5 A.I1和I2 B.I2和I3 C.I2和14 D.I3和14 14、四地址指令OPA1A2A3A4的功能为（A1）OP（A2）一A3，且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成上述指令需要访存（ ）次。 A.2 B.3 C.4 D.5 15、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（ ）。 A.1000H