异步时序逻辑电路分析.docxVIP

7．2．2 异步时序逻辑电路的分析方法 异步时序逻辑电路的分析方法和同步时序逻辑电路的基本相同，但在异步时序逻辑电 路中，只有部分触发器由计数脉冲信号源CP 触发，而其它触发器则由电路内部信号触发。 在分析异步时序逻辑电路时，应考虑各个触发器的时钟条件，即应写出时钟方程。这样，各个触发器只有在满足时钟条件后，其状态方程才能使用。这也是异步时序逻辑电路在分析方法上与同步时序逻辑电路的根本不同点，应引起足够的重视。 分析举例 例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。 解：由上图可看出，FF1 的时钟信号输入端未和输入时钟信号源CP 相连，它是由 FF0 的Q0 端输出的负跃变