Altera可编程逻辑器件编程与配置.pptxVIP

Altera可编程逻辑器件编程与配置会计学概要第1页/共30页配置方式及典型应用配置过程主动串行配置被动串行配置JTAG配置ByteBlasterII下载电缆配置器件配置方式第2页/共30页根据FPGA在配置电路中的角色，其配置数据可以用3种方式载入到目标器件中：FPGA主动方式FPGA被动方式JTAG方式FPGA主动方式：AS第3页/共30页由目标FPGA来主动输出控制和同步信号（包括配置时钟）给Altera专用的一种串行配置芯片（EPCS1和EPCS4等），在配置芯片收到命令后，就把配置数据发到FPGA，完成配置过程。Altera FPGA所支持的主动方式为主动串行AS（Active Serial）模式，只能够与Altera公司提供的主动串行配置芯片（EPCS系列）配合使用。FPGA被动方式：PS,PPS,FPP,PPA,PSA第4页/共30页由系统中的其他设备发起并控制配置过程。这些设备可以是Altera的配置芯片（EPC系列），或者是单板上的微处理器、CPLD等智能设备。FPGA在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程。被动方式可分为以下模式： 被动串行 PS（Passive Serial）被动并行同步 PPS （Passive Parallel Synchronous）快速被动并行 FPP （Fast Passive Parallel）被动并行异步 PPA （Passive Parallel Asynchronous）被动串行异步 PSA （Passive Serial Asynchronous）JTAG方式第5页/共30页JTAG是IEEE1149.1边界扫描测试的标准接口。从JTAG接口进行配置可以使用Altera的下载电缆，通过QuartusII工具下载，也可以采用智能主机（Intelligent Host）如微处理器来模拟JTAG时序进行配置。各种配置模式的典型应用第6页/共30页(1) Although you cannot configure FLEX 6000 devices through the JTAG pins, you can perform JTAG boundary-scan testing.Altera FPGA系列支持的配置方式第7页/共30页FPGA配置过程第8页/共30页PS方式配置过程波形FPGA配置过程第9页/共30页FPGA配置状态机主动串行配置第10页/共30页单片配置主动串行配置第11页/共30页配置时序主动串行配置第12页/共30页多片配置主动串行配置第13页/共30页AS串行配置芯片的在系统编程被动串行配置第14页/共30页使用下载电缆配置被动串行配置第15页/共30页使用下载电缆进行多片配置被动串行配置第16页/共30页使用配置芯片配置被动串行配置第17页/共30页使用级联配置芯片进行多片配置被动串行配置第18页/共30页使用微处理器配置JTAG配置方式第19页/共30页单片配置JTAG配置方式第20页/共30页多片级联配置ByteBlasterII下载电缆第21页/共30页ByteBlasterII下载电缆的一端是连接计算机并行口的25-Pin公头，另一端是连接FPGA的10-Pin插座。ByteBlasterII下载电缆第22页/共30页The ByteBlaster II supports the following programming modes:Passive Serial Programming: Configures all Altera devices supported by the Quartus II software, excluding MAX 3000 and MAX 7000 devices.Active Serial Programming: Programs a single EPCS1, EPCS4, EPCS16, or EPCS64 serial configuration device.Joint Test Action Group (JTAG): Programs or configures all Altera devices supported by the Quartus II software, excluding FLEX 6000 devices.ByteBlasterII下载电缆第23页/共30页25-Pin信号定义ByteBlasterII下载电缆第24页/共30页10-Pin信号定义配置芯片第25页/共30页增强型配置芯片主动串行配置芯片普通配置芯片配置文件第26页/共30页配置文件类型：.sof（SRAM Object File）.pof（Programmer Objec