cmos4046集成电路研究锁相环(pll)的工作原理毕业外文翻译.pdfVIP

本实验要使用 CMOS4046 集成电路研究锁相环（ PLL ）的工作原理。电路 包括两个不同的鉴相器和一个 VCO 。另外还有一个齐纳二极管参考电压源用在 供电调节中， 在解调器输出中有一个缓冲电路。 用户必须提供环路滤波器。 4046 具有高输入阻抗和低输出阻抗，容易选择外围元件。 注意事项 1. 本实验较为复杂， 进入实验室之前， 确认你已经弄懂了电路预计应该怎样工 作。对某样东西还没有充分分析之前， 不要去尝试制作它。 在开始实验之前要通 读本文。 2. 在实验第一部分得到的数据要用来完成实验的其它任务。 所以要仔细对待这 部分内容。 3. 小心操作 4046 芯片，CMOS 集成电路很容易损坏。 避免静电释放，使用 10k Ω电阻把信号发生器的输出耦合到 PLL 。在关掉 4046 供电电源之前先关闭信号 发生器，或者从信号输入端给整个电路供电。 要避免将输出端对电源或对地短路， TTL 门电路可以容忍这种误操作但 CMOS 不能 （要注意松散的导线）。CMOS 输 出也没有能力驱