电子线路基础数字电路实验7 时序逻辑电路设计.docxVIP

实验七 时序逻辑电路设计 一、实验目的 学习用集成触发器构成计数器的方法。 熟悉中规模集成十进制计数器的逻辑功能及使用方法。 学习计数器的功能扩展。 了解集成译码器及显示器的应用。 二、实验原理 计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。根据计数脉冲引入的方式又有同步和异步计数器之分。 用 D 触发器构成异步二进制加法计数器和减法计数器： 图 10—1 是用四只 D 触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D