附件6管脚的绑定方法.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
附录六 管脚的绑定方法 管脚绑定的任务就是要把设计中需要的输入信号绑定到指定的 FPGA 引脚,使得可以从外部器 件得到输入信号;把设计中的输出信号绑定到指定的 FPGA 引脚,以达到控制外部器件的目的。 打开文件 DE2_70_pin_assignments.csv ,如图 F6 -1。图中的 B 列表示器件的类型及其具体的信 号名号,如 iCLK_28 表示 28M 的外部时钟的输入端;iAUD_ADCDAT 表示音频接口的 ADCDAT 信 号输入端;oHEX0_D[0]表示输出到数码管 0 的a 端;iKEY[0]表示第一个轻触键的输入端;oLEDR[0] 表示输出到第 1 个红色发光二极管的端子。图中列 D 表示列 B 中的信号已经连接到了 FPGA 的对应 的引脚。管脚绑定的任务就是把设计中的输入输出信号绑定到DE2_70_pin_assignments.csv 文件列D对 应的引脚,具体如图 F6-2 所示。具体操作是打开 assigments-pins 来进行。 输入信号clk 的绑定。把iKey[0]作为clk 的输入,即把clk 绑定到 iKey[0]上:查 DE2_70_pin_assignments.csv ,iKey[0]对应FPGA 的PIN_T29 ,所以在assigments-pins 中找到clk, 并把其 location 设为 PIN_T29 ; 输入信号 clr_n 的绑定。 把 iSW[0] 作为清零健, 即把 clr_n 绑定到 iSW[0] 上:查 DE2_70_pin_assignments.csv ,iSW[0]对应 FPGA 的 PIN_AA23 ,所以在 assigments-pins 中找到 clk ,并 把其 location 设为 PIN_AA23 ; 其它信号的绑定方法相似。 图F6 -1 DE2_70_pin_assignments.csv 文件 图F6 -2 输入输出信号引脚的绑定

文档评论(0)

189****0411 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档