- 1
- 0
- 约2.54万字
- 约 21页
- 2023-02-20 发布于四川
- 举报
本实用新型涉及全加器、芯片和计算装置。公开了一种全加器,包括:多个初级逻辑单元以及至少一个次级逻辑单元,其中,各个初级逻辑单元的输出端至少连接到该至少一个次级逻辑单元中的第一次级逻辑单元的输入端。该多个初级逻辑单元包括:第一初级逻辑单元、第二初级逻辑单元和第三初级逻辑单元,分别被配置为基于输入到该全加器的第一输入信号A、第二输入信号B以及进位输入信号Cin生成第一中间信号M、第二中间信号N以及进位相关信号C。此外,第一次级逻辑单元被配置为基于第一中间信号M、第二中间信号N以及进位相关信号C生成该
(19)中华人民共和国国家知识产权局
(12)实用新型专利
(10)授权公告号 CN 212726990 U
(45)授权公告日 2021.03.16
(21)申请号 202021240502.9
(22)申请日 2020.06.30
(73)专利权人 深圳比特微电子科技有限公司
您可能关注的文档
最近下载
- DB21_T 4381-2026 养老机构传染病防控健康分级服务规范.pdf VIP
- DB21_T 4382-2026 一般工业固体废物回填与修复矿山采坑技术规范 铁尾矿、钢渣.pdf VIP
- 大学生职业规划大赛生涯发展报告范文(含详细行动计划)【优质】.pdf VIP
- DBJ15-91-2012 既有民用建筑节能改造技术规程.pdf VIP
- 安徽副高化工专业基础考试真题解析.pdf
- 部编版语文六上 第6单元 综合练习测试卷(附答案).docx VIP
- 早孕关爱门诊咨询要点专家共识(2025年版).pdf
- 物料试产管理规范(含表格).doc
- 乘用车外观改装T CPQS A0007—2021检验指南.pdf
- 2.9 我们与四季(教学课件)科学青岛版二年级上册(新教材).pptx
原创力文档

文档评论(0)