USBEMC设计解决分析和总结.docx

一：标准设计电路 标准设计电路 1 标准设计电路 2 标准设计电路 2 详解： 共模电感：选择范围为 60Ω/100MHz ~120Ω/100MHz，典型值选取 90Ω/100MHz SCMM2012F-900 CM2-2012MCIN-121T TDK:MCZ0605AH900SDT MCZ0605AH600SDT MCZ0605AH100SDT MCZ1210AH900L2TA0G MCZ1210AH600L2TA0G MCZ1210AH100L2TA0G 电源磁珠： 磁珠阻抗范围为 100Ω/100MHz ~1000Ω/100MHz，典型值选取 600Ω/100MHz 磁珠推荐使用电源用磁珠 FBMA-11-160808-601T TDK:MPZ2012S601AT MPZ2012S101AT MPZ2012S301AT MPZ2012S401AT 电源两个滤波电容在取值时要相差 100 倍，典型值为 10uF、0.1uF；小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰； 电路防护设计要点 D1、D2 和 D3 组成 USB 接口防护电路，能快速泄放静电干扰，防止在热拔插过程中产生的大量干扰能量对电路进行冲击，导致内部电路工作异常。 D1、D2、D3 选用 TVS，TVS 反向关断电压为 5V；TVS 管的结电容对信号传输频率有一定的影响，USB2.0 的 TVS 结电容要求小于 5pF。 接口电路设计备注： 如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF 电容相连； 如果设备为非金属外壳，那么接口地PGND 与单板地 GND 直接电气连接。 标准设计电路 3 左端的端口信号直接与 255 左端的端口信号直接与 255 的 USB 控制器部分相连。图中 IC RT9702PJ5 的作用是过流保护， 下端的SRV05-4 是一个稳压器，作用是静电防护。信号线 DP 和DM 上串联的两个 33OHM 电阻 是终端匹配电阻，作用是消除信号的过冲，得到更好的眼图。阻值的选择可以根据具体情况进行“试错”，用不同阻值的电阻接入电路测试，选择最合适的阻值。通常阻值的选择在22-33ohm 是终端匹配电阻，作用是消除信号的过冲，得到更好的眼图。阻值的选择可以根据具体情况进行“试错”，用不同阻值的电阻接入电路测试，选择最合适的阻值。通常阻值的选择在22-33ohm 之间，这是根据特性阻抗匹配原则推算出的阻值。 VBUS 引脚和 GND 引脚上串联的两个 68OHM 的磁珠的作用是消除电源信号上的高频噪声，增强抗抖动性能。磁珠的电阻值介于 47 OHM 至 1000 OHM 之间（100MHz 信号频率时）。 通常要将磁珠与去耦电容配合使用，一般用于芯片的模拟，锁相环（PLL）以及数字部分的电源终端引脚上，作用是最小化电磁干扰辐射。对于该磁珠与去耦电容阵列的布局应该尽可能的靠近芯片的位置，以实现线路自感及对系统的噪声影响的最小化。下图是推荐的电容及铁氧体磁珠阵列的搭配和布局： 为了实现更好的防静电放电和电磁干扰性能，需要采取一下措施： 1、在供电线路 VBUS 上采用一个 10uF 电容连接到 USB 连接器的外壳接地点（机架地—— chassis GND）。 2、在引脚GND 信号线路上采用一个 10uF 的电容连接到USB 连接器的外壳接地点上。 3、如果采用了电压稳压器，则同时在输入及输出端放置 10uF 的电容去耦。该措施可以增强对静电放电的防御能力并降低电磁干扰。 叠层设计 由于 USB 具有高频特性，因此推荐的PCB 至少为四层，各个叠层的示意图如下所示： 布局设计 USB 控制器与USB USB 控制器与USB 连接器应该尽可能的靠近，以减少走线的长度。 用于去耦和消除高频噪声干扰的磁珠和去耦电容应该尽可能的靠近USB 连接器放置。 终端匹配电阻应该尽可能放置在靠近USB 控制器的一端。 电子模块设计的好坏得重视细节上的问题。所以为了尽量做到性能的稳定，故仔细的考虑了一下目前设计模块中外壳地和信号地间的处理问题。USB 电子模块设计的好坏得重视细节上的问题。所以为了尽量做到性能的稳定，故仔细的考虑了一下目前设计模块中外壳地和信号地间的处理问题。 USB 外壳地和信号地之间串接 1M 电阻，并且还接一个 0.01uF/4.7nF 的电容到信号地，这样处理的原理和目的： 这样一个阻容网络是基于这样的考虑： 将影响外壳的噪音滤除，不影响信号地； 迫使板子上电流是流入内部的信号地，而不是流到外壳。 所以这样的处理是综合了EMI 的滤波和ESD 的隔离这两方面的因素。 4. 电压稳压器也应该尽可能靠近连接器放置。 二、信号地和保护地的设计 关于模