ZVS全桥控制ICISL6754分析和总结.docx

全桥 ZVS 控制PWM 改进型 ISL6754 ISL6754 比 ISL6752 增加了四个引脚，加入了许多更优秀的功能。用于大功率控制电路作 PWM-IC。同样，它驱动高边 MOS 在各 50%占空比这下工作，而两个低边MOS 采用后沿调制并可调节谐振开关的延迟。 ISL6754 比 ISL6752 增加了软启动功能端（SS），平均电流信号可以用于平均电流限制，电流均衡控制，及平均电流型控制的PWM。此外ISL6754 也可以支持电压型控制，它控制二次侧的同步整流时可以更好地做到ZVS 模式。 ISL6754 有更准确的死区时间和谐振延迟控制，振荡器最高到2MHZ，此外，多脉冲抑制可以确保两交替输出的脉冲正常进入跳周期模式工作，此为降低空载功耗。 主要特点列出如下： 调节谐振延迟，确保ZVS 开关。 同步整流驱动可调延迟。 可以电压型，也可以电流型控制。 3%的限流阀值。 可调平均电流限制。 可调死区时间控制。 175uA 的起动电流。 VCC 供电的UVLO 保护。 可高达 2MHZ 的工作频率。 芯片过热保护。 振荡器锯齿波输出缓冲器。 最快速电流检测。 逐个周期式限流保护。 70ns 的前沿消隐。（电流型） 多脉冲抑制。 ISL6754 内部电路框图如图 1，典型应用电路如图 2。 图 1 ISL6754 内部等效方框电路 各引脚功能如下： 图 2 ISL6754 基本应用电路 *VDD---IC 供电端，加旁路电容到GND。用瓷介电容紧靠VDD 和GND。 *GND---IC 公共端，信号地，功率地采用一个端子。由于在高峰值电流及高频工作台， 必须要一个低阻抗布局接地线尽量短。 *VREF---5V 基准电压端。有 3%的偏差。要用 0.1---2.2uF 的瓷电容旁路。 *CT---振荡器定时电容端。外接于此端到 GND，由内部 200uA 电流源充电，放电速率由RTD 电阻决定。 *RTD---振荡器定时电容放电电阻，接于此端到地。决定 CT 电流放电幅度，最小为 20* 电阻电流。PWM 死区由定时电容放电时间给出。RTD 电压通常为 2V。 *CS---此输入送到过流比较器，过流比较器阀值定为 1V，CS 端短路到地时将终止PWM 输出，取决于检测源阻抗，输入电阻可给内部时钟和外部功率开关这间加入延迟，此延迟结果令CS 开始在功率开关判断之前放电。 *RAMP---这是给 PWM 比较器的锯齿波输入。RAMP 端短路到地时终止 PWM 信号， 一个锯齿电压波形在上端送入，对电流型控制此端接到CS 作为电流环的反馈信号。加到两者输入，对于电压型控制，振荡器的锯齿波可以经缓冲并用来产生合适的信号。RAMP 可通过RC 网络接到电压前馈控制，或接到VREF，产生出所需要的波形。 *OUTUL 和 OUTUR---为桥路左上，右上驱动信号输出，它们以各50%占空比工作。RESDEL---设置谐振延迟周期。此为上部 MOS 和底部MOS 开启之间的延迟，加到 RESDEL 的电压决定高边MOS 开关相对低边MOS 开关开启时的延迟，改变控制电压从 0V---2V，谐振延迟则从 0---100%。控制电压由两个现有等于谐振延迟的死区时间分压，实际上最大谐振延迟必须设在低于 2V 处，以确保低边MOS 在最大占空比时关断时间要高于高边MOS。 *OUTLL 和 OUTLR---这两个输出控制低边MOS 作脉冲宽度调制两者交替开关。OUTLLN 和 OUTLRN---这两个是与 PWM 桥控低边 MOS 驱动互补信号，适于控制二次侧同步整流，每个输出之间的相位关系由加到VADJ 的电压控制。 *VADJ---为从 0V---5V 的控制电压加到此端。它控制 OUTLL 和 OUTLLN 之间的相对 延迟，以确保 OUTLL，OUTLR 与 OUTLLN，OUTLRN 之间的相位调节。在 2.425V 时， OUTLLN 先于 OUTLL。在 2.575V 时 OUTLLN 滞后于 OUTLL。2.5V+/-75mV 时为 0 相位 差。在内部从VREF 作 50%分压加到此端时，没有相位延迟，此时此端子对外悬浮。 相移为 0 或 40---300ns 时相位差随此电压增加而增加，控制电压和相位差之间的关系不是线性的，控制电压接近2.5V 时增益△t/△v 为低，重新增加使电压接近控制范围的极限。这个改进提供用户增加控制精度。 当PWM 输出延迟相对SR 输出时，延迟时间将不会超过90%的死区时间，它由RTD 和 CT 决定。 *VERR——控制电压输入，送到 PWM 比较器的反相输入端，对部分误差放大器的输出加到此端，或直接用光耦作一个紧密环路，VERR 有 1mA 上拉电流源。 当 VERR 由光耦驱动时或其它电