计算机组成原理第3章习题参考答案解析.docxVIP

第 3 章习题参考答案 1、设有一个具有 20 位地址和 32 位字长的存储器，问 该存储器能存储多少字节的信息？ 如果存储器由 512K×8 位 SRAM 芯片组成，需要多少片？ 需要多少位地址作芯片选择？ 解： 32 该存储器能存储： 220? ? 4M字节 8 220 ? 32 ? 220 ? 32 ? 220 ? 32 512K ? 8 219 ? 8 用 512K?8 位的芯片构成字长为 32 位的存储器，则需要每 4 片为一组进行字长的位数扩展，然后再由 2 组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64 位机主存采用半导体存储器，其地址码为26 位，若使用4M×8 位的 DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； 若每个内存条为 16M×64 位，共需几个内存条? 每个内存条内共有多少 DRAM 芯片? 主存共需多少 DRAM 芯片? CPU 如何选择各内存条? 解： 共需 226 ? 64 ? 4条内存条 16M ? 64 每个内存条内共有16M ? 64 ? 32 个芯片 4M ? 8 (3) 主存共需多少 226 ? 64 ? 64M ? 64 ? 128 个 RAM 芯片， 共有 4 个内存条，故 4M ? 8 4M ? 8 CPU 选择内存条用最高两位地址 A24 和 A25 通过 2：4 译码器实现；其余的 24 根地址线用于内存条内部单元的选择。 3、用16K×8位的DRAM芯片构成64K×32位存储器，要求： 画出该存储器的组成逻辑框图。 设存储器读/写周期为 0.5μS，CPU 在 1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少 ?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K×8位的DRAM芯片构成64K×32位存储器，需要用 64K ? 32 ? 4 ? 4 ? 16 16K ? 8 、 、 和个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0?D7 D8?D15 D16?D23 D24?D31，其余 、 、 和 精选文库 精选文库 PAGE 2 PAGE 2 — 名引脚互连)，需要低14位地址(A0?A13)作为模块内各个芯片的内部单元地址—— 4A15分成行、列地址两次由A0?A 4 A 15 引脚输入；然后再由 组进行存储器容量扩展，用高 6 14两位地址A 、 14 通过2：4译码器实现4组中选择一组。画出逻辑框图如下。 A A ?A 0 13 A ?A 0 6 A ?A 0 6 A ?A 0 6 A ?A CPU RAS (1) D 0?7 D 8?15 (5) D 0?7 D 8?15 (9) D 0?7 D 8?15 (13) (2) (6) (10) (14) 0 6 D 0?7 D 8?15 D (3) 16?23 D D D (7) 16?23 (11) 16?23 (15) 16?23 D (4) WE 24?31 D (8) WE 24?31 D D (12) WE 24?31 (16) WE 24?31 WE D ?D RAS RAS RAS 0 31 A RAS 0 14 RAS A 2-4 译码 1 RAS 2 15 RAS 3 (2) 设刷新周期为 2ms，并设 16K?8 位的 DRAM 结构是 128?128?8 存储阵列， 则对所有单元全部刷新一遍需要 128 次(每次刷新一行，共 128 行) 若采用集中式刷新，则每 2ms 中的最后 128?0.5?s=64?s 为集中刷新时间， 不能进行正常读写，即存在 64?s 的死时间 比较适合采用异步式刷新：若采用分散式刷新，则每 1?s 只能访问一次主存，而题目要求 CPU 在 1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的 比较适合采用异步式刷新： 采用异步刷新方式，则两次刷新操作的最大时间间隔为 2ms 128 ? 15.625? s ，可取 15.5?s ； 对 全 部 存 储 单 元 刷 新 一 遍 所 需 的 实 际 刷 新 时 间 为 ： 15.5?s?128=1.984ms；采用这种方式，每 15.5?s 中有 0.5?s 用于刷新，其余的时间用于访存(大部分时间中 1?s 可以访问两次内存)。 4、有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问： 总共需要多少DRAM芯片? 设计此存储体组成框图。 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少? 解： (1) 需要1024K ? 32 ? 8 ? 4 ?