高速数字设计和信号完整性--导论.pptVIP

上海傲普科技有限公司 高速数字PCB设计 高速数字设计和信号完整性分析 上海傲普科技有限公司 高速数字设计和SI分析导论 基本概念 研究领域 研究手段 研究目的 在产品开发中的应用 工程设计规范 理想的数字信号波形 数字信号的畸变 基本概念 高速数字设计（High-Speed Digital Design）强调被动元件的特性及其对电气性能的影响，包括导线、印制电路板以及集成电路封装等等。 高速数字设计研究被动元件如何影响信号传输（振铃和反射），信号之间的相互作用（串扰） 信号完整性（Signal Integrity，以下简称SI）是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值 信号完整性是保证系统稳定工作的基础 在产品开发中的应用 参与总体设计，明确系统设计目标 提出物理层的信号传输方案和组装方案 提出系统噪声分配方案 明确噪声抑制方案 辅助完成工程设计 解决调试中出现的有关问题 工程设计规范——设计目标 在设计中保证 正确性 可靠性 可维性 可测性 可制造性 工程设计规范——基本内容 信号完整性设计目标——噪声分配方案 传输线设计 负载驱动规则 时钟的产生和传输 电源和地系统设计 受控阻抗连接器设计 逻辑级延的估算 印制板设计规则 热设计要求 理想的数字信号波形 理想的数字信号是指器件厂家提供的 输出高电平VOH 输出低电平VOL 上升沿tr 下降沿tf 等参数所描述的信号波形 理想的数字信号波形——TTL 理想的TTL（含LVTTL）数字信号波形 VOHmin=2.4V VOLmax=0.4V VT=1.5V±30mV 数字信号的畸变 IC在系统应用中不可能工作于理想的情况下。由于受到多种因素的影响，信号波形会产生各种变化。这些变化的程度必须严格加以限制，使之保持在可以接受的范围内。 在设计过程中，有哪些因素会造成数字信号的畸变，变化数值的确定，以及各个因素之间的关系等都是设计人员关心的重点。 地线电阻的电压降 系统中地线电阻会造成地电平的升高。 决定因素为 IC功耗 IC密度 馈电方式 地线电阻（R） 馈电的地线总电流 ΔV地= ΔI× ΔR 电源线电阻的电压降 如果系统中IC 的电源电压（如+3.3V）存在差值，当其小于+3.3V时， 输出高电平将降低。 由于系统电源有集中电源和分散的电源模块之分，此差值不同。 决定因素为 IC功耗 IC密度 馈电方式 电源线的馈电电阻值 电源电流值 ΔVCC =ΔI×ΔR。 信号线电阻的电压降——低电平 IC输出管脚经过印制导线或电缆连到另一IC的输入脚，输出低电平电流在印制导线或电缆电阻上引起低电平的抬高，其值为 ΔVOL=IOL×R。 决定因素为 端接方式 端接电平 端接电阻阻值 导线宽度 导线厚度 导线长度 导线截面积 信号线电阻的电压降——高电平 IC输出管脚经过印制导线或电缆到另一个IC的输入脚，输出高电平电流在印制导线或电缆电阻上引起高电平的降低，其值为ΔVOH=IOH× R。 决定因素为 端接方式 端接电平 端接电阻阻值 导线宽度 导线厚度 导线长度 导线截面积 输出管在工作区状态下的信号畸变 如果IC输出低电平电流太大，远大于器件手册给出的值，输出三极管将退出饱和区，进入工作区，使输出低电平抬高。 如果IC输出高电平电流太大，远大于器件手册给出的值，输出三极管将退出饱和区，进入工作区，使输出高电平降低。 决定因素 端接方式 端接电阻阻值 输出管的饱和深度 输出管的β值 转换噪声（SSN） 如果系统中的IC以较高频率工作，会造成供电系统上有较高频率变化的电流尖峰。而供电的电源线路和地线路都可看成是很小的电阻、电感和电容元件，电流尖峰值太大，在它们上面会产生较大的交流尖峰电压。 电源上的尖峰电压会干扰到输出高电平上，而地电平上的尖峰电压会干扰到输出低电平上。 IC内部同样存在这种尖峰电压。 串扰（Crosstalk） 由于系统组装密度越来越高，印制导线之间的距离越来越小。当邻近导线上有高速转换的脉冲信号时，导线上的已有信号将被附加一个较大的电磁藕合信号，即串扰信号。 接插件的信号针之间以及电缆的信号线之间也存在串扰现象 决定因素 tr、tf 线宽 线间距 线与介质的距离 介质的介电常数 平行线长 重叠线长 反射（Reflection） 如果IC之间的互连线比较长，信号线的特性阻抗又不均匀；或者终端没有匹配，都会引起信号反射。如果始端也不匹配，则会因多次反射而形成振铃。 边沿畸变 如果信号频率升高到一定程度，同时印制导线又较长或者负载电容较大时，信号的上升时间有可能等于或大于脉冲宽度，信号波形将会畸变到没有高低电平平顶或者远离平顶