FPGA可编程逻辑器件芯片5SGSED8N2F45I3LN中文规格书.pdf

下载文档

0
0
约5.28千字
约 4页
2023-04-24 发布于浙江
举报
版权申诉
保障服务

FPGA可编程逻辑器件芯片5SGSED8N2F45I3LN中文规格书.pdf

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

Programming Examples /* enable timer 5 IRQ */ r7=[p5]; bitset(r7,27); [p5]= r7; /* enable interrupt nesting */ (r7:7,p5:5)=[sp++]; [-sp]- reti; rts; timer5_interrupt_setup.end: and counting interrupt occurrences. Listing 10-4.Periodic Interrupt Requests //#define SINGLE_PULSE timer5_interrupt_generation: [--sp]=(r7:7,p5:5); p5.h = hi(TIMER_ENABLEO); p5.1 - 1o(TIMER_ENABLEO); 非ifdef SINGLE_PULSE telse 非endif r7= 0x1000(z); 非ifndef SINGLE_PULSE [p5 + TIMER5_PERIOD - TIMER_ENABLEO]= r7; r7- 0x1(z); 非endif EP3SE80F780I3N 151 BGA 20+ ALTERA EP3SL110F1152C2N 100 BGA 20+ ALTERA EP3SL110F1152I3N 166 FCBGA175920+ ALTERA EP3SL110F780C2N 168 FCBGA210420+ALTERA EP3SL110F780C3N 57 BGA 20+ Intel/Altera EP3SL110F780C4N 156 BGA 20+ ALTERA EP3SL110F780I3LN 50 BGA 20+ ALTERA EP3SL110F780I3N 120 BGA 20+ ALTERA EP3SL110F780I4LN 25 BGA 20+ ALTERA EP3SL110F780I4N 6 BGA 20+ Intel/Altera EP3SL110F780I4N 280 BGA 20+ ALTERA EP3SL150F1152C4N 5 BGA 20+ Intel/Altera EP3SL150F1152C4N 20+ ALTERA 163 FBGA900 EP3SL150F1152C4N 1000BGA 20+ ALTERA EP3SL150F1152I3N 300 BGA 20+ ALTERA EP3SL150F1152I4N 500 BGA 20+ ALTERA EP3SL150F780C2N 152 BGA 20+ ALTERA EP3SL150F780I3N 1010SOP 20+ ALTERA EP3SL200F1152I3N 228 BGA 20+ ALTERA EP3SL200F1152I4N 105 20+ ALTERA FBGA676 EP3SL200F1517C3N 70 BGA 20+ ALTERA EP3SL200H28I3N 50 BGA 20+ XILINX EP3SL200H78OC4N 285 FBGA78020+ ALTERA EP3SL260F1517C3N 68 BGA 20+ ALTERA EP3SL340F1517C2N 200 BGA 20+ ALTERA EP3SL340F1517C3N 100 BGA 20+ ALTERA EP3SL340F1517C4N 105 BGA 20+ ALTERA EP3SL340F1517I3N 3