AM29LV400B flash控制器设计方案.docxVIP

AM29LV400B FLASH 控制器设计方案 一．AM29LV400B 特点 存储系统采用 AMD 公司提供的 AM29LV400B 型号 FLASH 存储器，该型号芯片的主要特点是： 支持单电源操作 ,可分为满负荷电压供电 (2.7V~3.6V)和电压范围可调节 (3.0V~3.6V) 供电两种方式。满幅度电压供电方式主要用于电池供电的应用中,而电压范围可调节供电方式直接与 3.3V 的高性能 DSP 接口,简化了系统要求。 最快的存取速度高达 55ns, （3）读写寿命长：采用CMOS 工艺（CMOS 是-种金属-氧化物-半导体场效应管，它分为N 沟道和 P 沟道两种导电类型，用这两种沟道场效应开关管构成互补对称型器件，这就是CMOS 数字集成电路。）,具有 100000 次写入/擦写寿命。 低功耗：(200nA 的自动休眠电流，200nA 的待命电流,7mA 的读电流,15mA 的编程/ 擦除电流). 灵活的块结构：支持整片擦除、块擦除.整片分为 11 个块(1 块 8K 字、2 块 4K 字、1 块 16K 字、7 块 32K 字). 块保护功能：具有防止对任何区段进行编程或擦除的硬件保护机制. 内嵌的擦除/编程算法能自动对整个芯片或某几个块进行擦除编程操作 (8).与 JEDEC 标准兼容,引脚分布和命令集与单电源 FLASH 相兼容,具有优越的防止意外编程的保护功能. （9）三种封装形式：48 个球的 FBGA 封装，48 个管脚的 TSOP 封装，44 管脚的 SO 封装 (10)数据查询位和数据切换位,可以通过软件方法检测编程/擦除操作的状态. (11)Ready/Busy#管脚,可以通过硬件方法检测编程/擦除操作的状态. (12)具有擦除暂停/擦除恢复功能.在暂停擦除操作过程中,支持读写不处于擦除状态的块. （13 硬件复位引脚 RESET：芯片复位后处于读状态。 二．AM29LV400B 引脚配置及结构 A0–A17 = 18 根地址线 DQ0–DQ14 = 15 根数据输入/输出线 DQ15/A-1 = DQ15（数据输入/输出，文字模式）， A-1 (LSB 地址输入，字节模式） BYTE# = 选择 8-bit 或 16-bit 模式 CE# = 芯片使能位 OE# = 输出使能位 WE# = 写使能位 RESET# = 硬件复位引脚，低电平有效 RY/BY# = 就绪/忙输出＃ V cc = 3.0 电压只有单电源供电（见加速产品选型指南选项 和电源电压公差） V ss = 地线 NC = 引脚内部未连接 其内部结构图如下： 其逻辑符号如下： 二．FLASH 控制器系统设计方案 在本系统中FPGA 与 FLASH 以字节模式进行数据交换。其中 FLASH 芯片的BYTE#引脚要通过下拉电阻拉低，使之工作在字节模式；RY／BY#是漏极开路输出，要通过上拉后再与 FPGA 管脚相连。 数据文件通过串口从 Pc 机发送到 FPGA，再由 FLASH 写控制器将台标数据文件写入FLASH，最后需要通过FLASH 读控制器将烧写到FLASH 中的数据读出并通过串口发送到PC 机与原始台标数据文件进行比较。存储系统设计框图如下图所示。 FLASH 存储系统设计框图 在基于FPGA 的 FLASH 存储系统中，FPGA 实现串口收发、FLASH 读写操作、以及整个系统的控制协调功能。外部控制信号启动开关选择器开始工作，开关选择器首先产生FLASH 擦除命令使能信号，擦除模块完成 FLASH 擦除操作后，开关选择器启动串口接受模块和写模块开始工作，通过串口调试工具将数据发送，当串口接受完一帧数据并完成串并 转换后，控制写模块接受并行数据，FLASH 写模块将数据写入 FLASH 之后，为了检验烧写到 FLASH 中的数据正确与否，开关选择器启动读模块开始工作，当FLASH 读模块将数据从 FLASH 中读出后，控制串口发送模块开始工作，通过串口调试工具将接受到的数据与原始数据进行比较，以保证数据正确写入。 本存储系统通过采用 VHDL 语言设计有限同步状态机实现指令序列的时序状态转换， 再结合串口收发模块和系统控制选择模块完成FLASH 存储系统设计。