2023年完整版,分频器设计——50MHZ含verilog程序.pdfVIP

分频器设计 一、实验目的 1、熟悉分频器的原理； 2、掌握采用 Verilog HDL 语言设计分频器的方法； 3 、进一步学习利用 VerilogHDL 语言进行层次设计的方法。 二、实验内容 1、采用 Verilog 语言设计一个十分频器，记录 Verilog 程序； 2、对十分频器进行功能仿真，观察仿真波形； 3 、仿真没有问题后，将分频比改为 ，实现一个 50M 分