- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术件资料;
;; 对二极管组成的与门电路分析如下。
(1) A、B都是低电平 uY≈0V
(2) A是低电平,B是高电平 uY≈0V
(3) A是高电平,B是低电平 uY≈0V
(4) A、B都是高电平 uY≈5V;;(1) A、B都是低电平 uY=0V
(2) A是低电平,B是高电平 uY≈5V
(3) A是高电平,B是低电平 uY≈5V
(4) A、B都是高电平 uY≈5V;4.三极管非门电路; 当输入A为高电平时,如适当选择R1、R2的数值,使三极管有足够大的基极电流而饱和,则输出电位等于三极管的饱和压降,约0.3V。当输入为低电平时,负电源VBB通过R1、R2分压,使基极处于负电位,三极管因发射结反偏而可靠截止,由于VccVQ使V2导通,所以输出电位被钳制在VQ。;5.常用基本逻辑门电路及其符号;(3) 非门
非门的逻辑关系为
非门的输入变量只有一个,非门的逻辑意义为:“入1出0,入0出1”。
非门的逻辑符号如图8-7所示。; (5) 或非门
或非门的逻辑关系为
或非门的输入变量可以是多个,或非门的逻辑意义为:“有1出 0,全0出1”。或非门的逻辑符号如图8-9所示。;8.1.2 TTL集成逻辑门;2. TTL与非门的工作原理
(1) 当A、B两端有一个输入为低电平0.3V时,V1的发射结导通,其基极电压等于输入低电压加上发射结正向压降 。;;2.集电极开路门和三态门; 将OC门输出连在一起时,再通过一个电阻接外电源,这样可以实现“线与”逻辑关系。只要电阻的阻值和外电源电压的数值选择得当,就能做到既保证输出的高、低电平符合要求,而且输出三极管的负载电流又不至于过大。 而且输出三极管的负载电流又不至于过大。两个OC门并联时的连接方式如图8.13所示。;图8.13 OC门输出并联的接法及逻辑图 ;(2)三态门; 图8.15所示电路中,当EN=1时电路为工作状态,所以称为控制端高电平有效。三态门的控制端也可以是低电平有效,即EN为低电平时,三态门为工作状态;EN为高电平时,三态门为高阻状态。其电路图及逻辑符号如图8.15所示。; 三态门的应用比较广泛,下面举例说明三态门的3种应用。电路图如图8.16所示。
●作多路开关
●信号双向传输
●构成数据总线;8.1.3 CMOS集成门???路;;2.CMOS与非门; 只有当输入A、B全为高电平,V1、V2都导通时,输出为低电平。若A、B当中有一个为低电平,V1、V2有一个截止时,输出为高电平。;; 当A=0、B=0时,VN1、VN2 截止,VP1、VP2导通,输出Y=1。
当A=0、B=1时,VN2截止,VP1导通,输出Y=0。
当A=1、B=0时,VN1截止,VP2导通,输出Y=0。
当A=1、B=1时,VN1、VN2导通,VP1、VP2截止,输出Y=0。;;8.2 组合逻辑电路; 图中输入变量设为I1、I2、……In-1,共有n个;输出函数Y0、Y1、……Ym-1,共有m个。每个输出函数与输入变量之间有着一定的逻辑关系。可表示为:;8.2.2 组合逻辑电路的分析与设计 ; 2.组合逻辑电路的设计;设计组合逻辑电路步骤如下:
(1)分析要求
首先根据给定的设计要求(设计要求可以是一段文字说明,或者是一个具体的逻辑问题,也可能是一张功能表等),分析其逻辑关系,确定哪些是输入变量,哪些是输出函数,以及它们之间的相互关系。然后,对输入变量和输出函数的响应状态用0、1表示,称为状态赋值。
(2)列真值表
根据上述分析和赋值情况,将输入变量的所有取值组合和与之相对应的输出函数值列表即得真值表。注意,不会出现或不允许出现的输入变量取值组合可以不列出,如果列出,可在相应的输出函数处记上“×”号,化简时可作约束项处理。
(3)化简
用卡诺图法或公式法进行化简,得到最简逻辑函数表达式。
(4)画逻辑图
根据简化后的逻辑表达式画出逻辑电路图。如果对采用的门电路类型有要求,可适当变换表达式形式如与非、或非、与或非表达式等,然后用对应的门电路构成逻辑图。 ; 设计举例:
例8-2 试设计一个3人投票表决器,即3人中有2人或3人表示同意,则表决通过,否则为不通过。
解:首先进行逻辑抽象
关键:①弄清楚哪些是输入变量,哪些是输出变量;
②弄清楚输入变量与输出变量间的因果关系;
③对输入、输出变量进行状态赋值。
3人A、B、C是否同意为输入信号,决议是否通过为输出信号。设输入A(B、C)为1表示同意,为0表示不同意
文档评论(0)