数字串行读出架构.pdfVIP

下载本文档

0
0
约2.73万字
约 20页
2023-05-10 发布于北京
举报
版权申诉

数字串行读出架构.pdf

1、本文档共20页，其中可免费阅读19页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

描述了用于实施读出架构以支持大量数字位值的高速串行化读出的技术，诸如用于CMOS图像传感器应用中的高分辨率像素转换。例如，来自大量数字数据源(例如，计数器)的输出与读出架构的传输门耦合，并且传输门被顺序使能，从而一次一个地移入来自数据源的位数据。传输门被分组为门组。对于每个门组，实施例通过控制时钟和数据路径延迟成反比相关并确保所有门组的总路径延迟处于单个时钟周期内来寻求跨门组的平衡总路径延迟。一些实施例包括用于对路径延迟和数据总线电容进行进一步门组级控制的分区总线。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114531556 A (43)申请公布日 2022.05.24 (21)申请号 202210191862.1 (22)申请日 2022.02.28 (30)优先权数据