ATE算法码形动态加载的装置及方法.pdfVIP

下载本文档

4
0
约1.08万字
约 10页
2023-05-10 发布于北京
举报
版权申诉

ATE算法码形动态加载的装置及方法.pdf

1、本文档共10页，其中可免费阅读9页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种ATE算法码形动态加载的装置及方法，该方法包括下位机模块接收第一编译器和第二编译器输出的文件，统计测试程序所包括的M个测试项目Module，依次通过码形引用文件Pmap检阅N个指令域的二进制数据数组的总和，在相应测试项目Module中是否大于一预定的K行；如果是，在调度执行到相关测试项目Module时通过向量处理器VP查找当前内存是否存在对应的ActiveModule，存在表明测试项目Module的数据已加载到FPGA则直接触发FPGA对测试项目Module起始地址的执行，不存在则使用码形引

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114510285 A (43)申请公布日 2022.05.17 (21)申请号 202210042247.4 (22)申请日 2022.01.14 (71)申请人上海御渡半导体科技有限公司地址