LCD开发过程分析和总结.docxVIP

LCD 开发过程（zz） 上次修改时间: 2007-10-30 23:49 TFT LCD 系统基本上由三部分构成：TFT 主控制器、LCD 驱动电路和单片 LCD。其中 TFT 控制器产生符合 TFT 接口格式的控制信号。但是，市面上的 LCD 种类太多，而且各自的时序都不一样，所以我们一般需要一个 LCD 驱动电路将 TFT 接口的信号转化到符合目标 LCD 的特定的 LCD 接口信号。这就是我们所看到了 LCD 背后总会有一块 PCB 板的原因之一。LCD 驱动电路除了充当时序转换的角色外， 还负责提供 LCD 正常工作所需要的各种电压，包括： 背光电压：分为两种，LED 型（21.6V 左右）；CCFL 型（360～500V 交流） Gate 电压：一般为正负 15V Commom 电压：一般为 2V 左右的交流电压Analog Vcc：一般为 5V Digital Vcc：一般为 3.3V Gray level reference Voltage：我最近在好几块屏上都发现需要这个电压。这是一组电压，一般有V0~V10，每个电压的值都在 0～5V 之间，而且是交流电压， 要求随行同步信号一起变化。这个我不知道怎么驱动，明白的朋友烦请告诉我一声！ 二． TFT 接口时序说明 很多朋友对得 S3C2410 TFT 液晶接口的时序比较烦，其实解剖开来非常简单。先来看 TFT 接口的信号线，我们以 16bit 为例，信号线共 5 组 20 根： ￠ VD[23:19]、VD[15:10]、VD[7:3]：分别对应R、G、B 分色信息，一个 16bit 的组合代表了一个象素的信息。 ￠ VCLK：数据传输时钟，在数据有效的情况下（VM），每个周期传输一个象素的信息。 ￠ HSYNC：行同步信号，持续若干个时钟周期，表示新的一行传输即将开始。 ￠ VSYNC：帧同步信号，持续若干个行周期，表示新的一帧传输将开始。 ￠ VDEN：数据有效指示，该信号有效下的数据长度刚好为 1 行。 另外，S3C2410 还提供了 LEND 信号表示一行结束，该信号大可不必理会。 现在我们来讨论时序，有一点我们明白：那就是一个 VCLK 周期传输一组 VD 信号， 从而给一个 pixel 着了色。 从这里开始展开，以 240X320 的屏为例，现在要点亮一行，那么肯定要有 240 个 VCLK 周期将 240 个 pixel 的 VD 值输出，而且这 240 个周期内 VDEN 应该一直是有效的。现在我们的思路从点扩展到了行，理想情况下，两行之间不需要间隔， 也就是说这一行结束马上传输下一行的第一个 pixel 的 VD。但是这样做并不好， 因为一个点的偏差会造成满盘皆输。因此我们引入了行同步 HSYNC 信号，也就是说在传输完一行的数据后，先歇一会儿，等待若干个时钟（我们称之为后插入等待周期）；然后我们送一个行同步信号，当然这个信号的有效周期数我们也能控制（我们称之为同步周期）；之后呢，我们在等一会，让 LCD 驱动电路准备好接收，我们在把一行的数据发下去（这个等待时间我们称之为前插入等待周期）。 好了，有了这个说明后我们可以把行显示的时序给出来了：（S3C2410 datasheet， Figure 15－6） 从图中我们可以看到：HSPW+1、HBPD＋1、HFPD+1 就是我们分别定义了同步周期、前插入等待周期、后插入等待周期。而 HOZVAL＋1 则是一行的有效象素数目。这些都可以在寄存器里面进行设置。 说完行与行之间的显示，我们就可以扩展到帧与帧之间的显示。我们很容易想到， 在帧的领域里面也应该是类似于行的结构，同样包含了同步周期、前插入等待周期、后插入等待周期，给出时序图：S3C2410 datasheet， Figure 15－6 需要注意的是：在帧的领域里，我们所说的周期单位是一行；而在行的时候，我们所说的周期单位是 VCLK 时钟周期。 经过上述的分析，我们可以把 TFT LCD 的接口归纳到 8 个参数上：HSPW、HBPD、HFPD、HOZVAL、VSPW、VBPD、VFPD、LINEVAL。另外，通过上述分析，我们可以看到，显示一帧图像总共需要的 VCLK 周期为：（HSPW＋HBPD＋HFPD＋HOZVAL＋4） X（VSPW＋VBPD＋VFPD＋ LINEVAL＋4），VCLK 是可调的，因此通过选择适当的分频比保证帧率在 60Hz 左右就可保证液晶的正常工作了。 三． 数据 buffer 和 Scrolling 实现说明 很多人可能都会问驱动 LCD 的数据应该放在什么地方，是怎么被搬运过去的。其实很简单，S3C2410 的 LCD 控制模块自带了 DMA 控制器，我们只要在SDRAM 里面开一块空间，然后设定要 DM