- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种逻辑电路近似实现方法,其在引入错误的同时可以将两个乘积项合并成一个乘积项,从而实现了逻辑函数的进一步简化;考虑到简单的逻辑函数的逻辑表达式往往对应简单的电路结构,因此,本发明方法使得一些逻辑电路有了更大的优化空间,在不影响逻辑电路正常应用的前提下,可以实现逻辑电路功耗、速度和面积等性能的进一步优化;本发明方法适用于逻辑功能可以用“与/或”形式逻辑函数描述的逻辑电路,“与/或”形式是逻辑函数一种普遍采用的表述形式,因此本发明方法可以广泛地应用到逻辑函数的近似化简化中,且本发明方法容
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 110880932 A
(43)申请公布日
2020.03.13
(21)申请号 20191
文档评论(0)