原创力文档- 5
- 0
- 约1.02万字
- 约 8页
- 2023-05-23 发布于四川
- 举报
本发明公开了一种FPGA芯片内的频率可调的时钟生成单元。该时钟生成单元包括：输入选择器，其包括时钟使能端、输入选择器输入端和输入选择器输出端；查找表，其包括查找表输入端和查找表输出端；延时链，其包括延时链输入端和n个延时链输出端，每个延时链输出端相对于延时链输入端具有不同的延时；延时选择器，其包括延时选择端、n个延时选择器输入端以及延时选择器输出端，n个延时选择器输入端分别与n个延时链输出端连接。本发明的时钟生成单元利用输入选择器、查找表、延时链和延时选择器，得到稳定的频率可调的时钟信号。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112165314 A
(43)申请公布日 2021.01.01
(21)申请号 202011021876.6
(22)申请日 2020.09.25
(71)申请人 杭州加速科技有限公司
文档评论（0）