- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本申请公开了一种增强型MOSFET器件,包括:衬底;N型GaN缓冲层,位于衬底的上方;U型GaN层,位于N型GaN缓冲层的上方;P型GaN层,位于U型GaN层的上方;N型Poly‑Si层,位于P型GaN层的上方;栅介质层,位于N型Poly‑Si层的上方;栅极,位于栅介质层的上方;源极,位于N型Poly‑Si层的上方;漏极,位于U型GaN层的上方,漏极和源极分别位于栅极两侧。本申请将N型Poly‑Si层直接形成在载流子浓度较低的U型GaN层上,再将漏极形成在N型Poly‑Si层上,采用此结构相当于
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 115985965 A
(43)申请公布日 2023.04.18
(21)申请号 202310128838.8
(22)申请日 2023.02.01
(71)申请人 浙江芯科半导体有限公司
地址 3
原创力文档


文档评论(0)