原创力文档- 1、本文档共13页，其中可免费阅读12页，需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明提出了一种位矢量变换累加移位的一维DCT/IDCT变换器，用以解决现有HEVC标准中DCT/IDCT变换器使用大量的专用乘法器占用过多逻辑单元资源的问题。本发明包括计数及状态控制器、位矢量生成器、位矢量变换器和变换结果组装器；所述计数及状态控制器分别与位矢量生成器、位矢量变换器和变换结果组装器相连接；所述位矢量生成器和位矢量变换器相连接，所述位矢量变换器和变换结果组装器相连接。本发明采用累加和移位组合实现输入数据乘数，可以节省大量的FPGA或ASIC的逻辑单元；由于累加处理的时钟周期数是固
(19)国家知识产权局
(12)发明专利
(10)授权公告号 CN 112383782 B
(45)授权公告日 2022.07.26
(21)申请号 202011077886.1 (56)对比文件
文档评论（0）