- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开一种低时延、幸存路径长度自动调节的维特比译码电路,属于数字通信领域,包括译码控制电路、插值电路、分支度量计算电路、加比选电路和幸存路径回溯电路。译码控制电路根据配置生成译码电路控制信息;插值电路对码率为2/3、3/4的软比特数据进行插值操作,使之恢复成1/2码率的软比特数据;分支度量计算电路在当前节点下计算软比特数据相对4种不同输出所对应的分支度量值;加比选电路进行路径度量的计算、比较与选择,选出幸存路径并将节点信息存入SRAM中;幸存路径回溯电路回溯幸存路径,译出码字。本发明能减小电
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116192155 A
(43)申请公布日 2023.05.30
(21)申请号 202211618272.9
(22)申请日 2022.12.15
(71)申请人 中科芯集成电路有限公司
地址 2
文档评论(0)