对在三维逻辑器件中结合了堆叠晶体管的逻辑单元进行竖直布线的方法.pdfVIP

对在三维逻辑器件中结合了堆叠晶体管的逻辑单元进行竖直布线的方法.pdf

  1. 1、本文档共22页,其中可免费阅读21页,需付费10金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种半导体器件包括:具有基本平坦表面的衬底;第一逻辑门,该第一逻辑门设置在该衬底上并且包括具有第一沟道和第一对源极‑漏极区域的第一场效应晶体管(FET);第二逻辑门,该第二逻辑门沿垂直于该衬底的表面的竖直方向堆叠在该第一逻辑门上方,该第二逻辑门包括具有第二沟道和第二对源极‑漏极区域的第二FET;以及接触件,该接触件将该第一FET的源极‑漏极区域电连接到该第二FET的源极‑漏极区域,使得在该第一逻辑门与该第二逻辑门之间流动的电流的至少一部分将沿所述竖直方向流动。

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112689896 A (43)申请公布日 2021.04.20 (21)申请号 201980057579.6 (74)专利代理机构 北京集佳知识产权代理有限

文档评论(0)

知识产权出版社 + 关注
官方认证
文档贡献者

知识产权出版社有限责任公司(原名专利文献出版社)成立于1980年8月,由国家知识产权局主管、主办。长期以来, 知识产权出版社非常重视专利数据资源的建设工作, 经过多年来的积累,已经收藏了数以亿计的中外专利数据资源。

认证主体北京中献电子技术开发有限公司
IP属地四川
统一社会信用代码/组织机构代码
91110108102011667U

1亿VIP精品文档

相关文档