- 1、本文档共14页,其中可免费阅读13页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本申请公开了一种确定端口时序约束的方法及相关装置,其中,所述确定端口时序约束的方法在获取了待分析数字电路和初始时序约束文件后,依据端口信息或所述初始时序约束文件对所述待分析数字电路中的各端口进行分类,并根据所述初始时序约束文件以及各端口的分类结果,确定各端口的时序约束,依据该方法设计者只需要在初始时序约束文件中约束块内部的寄存器之间的SDC信息约束路径,端口的时序约束会根据内部电路结构和信息自动产生,极大地简化了手写端口时序约束的复杂过程并且无需反复迭代,可一次性地生成完整且正确的端口时序约束,
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 113033132 A
(43)申请公布日 2021.06.25
(21)申请号 202110448095.3
(22)申请日 2021.04.25
(71)申请人 中国科学院微电子研究所
文档评论(0)