用于具有成对串结构的3D闪存存储器的自适应通过电压.pdfVIP

下载本文档

0
0
约4.4万字
约 44页
2023-06-14 发布于四川
举报
版权申诉

用于具有成对串结构的3D闪存存储器的自适应通过电压.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明描述了用于在对存储器阵列的各部分进行编程时减少编程干扰的系统和方法。存储器阵列可以包括第一组NAND串和第二组NAND串，该第一组NAND串和该第二组NAND串共享连接到这些NAND串的漏极侧选择栅极的漏极侧端的共同位线并且/或者共享连接到这些NAND串的源极侧选择栅极的栅极的共同源极侧选择栅极线。在对该第一组NAND串进行编程期间，可以向该存储器阵列的未选择字线施加第一通过电压(例如，7V)，并且随后在对第二组NAND串进行编程期间，可以向该存储器阵列的这些未选择字线施加大于该第一通过电

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113168867 A (43)申请公布日 2021.07.23 (21)申请号 202080006917.6 (74)专利代理机构北京同立钧成知识产权代理