非易失存储器与SRAM混合的存算一体数据快速加载结构.pdfVIP

下载本文档

1
0
约1.4万字
约 15页
2023-06-22 发布于四川
举报
版权申诉

非易失存储器与SRAM混合的存算一体数据快速加载结构.pdf

1、本文档共15页，其中可免费阅读14页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供一种非易失存储器与SRAM混合的存算一体数据快速加载结构，包括：SRAM计算阵列以及与所述SRAM阵列一体封装的MRAM阵列；所述MRAM阵列用于存储神经网络的权值数据；SRAM阵列用于实现输入数据与当前存储的神经网络的权值之间的乘加计算并输出模拟量的计算结果；所述SRAM阵列与对应的MRAM阵列连接同一联合地址译码器；所述SRAM阵列的写入驱动电路与对应的MRAM阵列的读取驱动电路直接连接，能在极短时间内实现一次从非易失存储器到SRAM的数据加载，功耗开销低。

(19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 113393879 B (45)授权公告日 2022.06.10 (21)申请号 202110461198.3 G06N 3/04 (2006.01) (22)申请日 2021.04.