集成电路制造工艺台阶覆盖问题.docxVIP

集成电路制造工艺台阶覆盖问题 PAGE 4 集成电路制造工艺 —台阶覆盖问题 （西安电子科技大学微电子学院， 西安 710071） 摘要： 在特征尺寸减小的情况下,最具挑战性的问题之一就是如何在小通孔和互连线中实现保形的阶梯覆盖.随着科学技术的发展，以及社会的需求，传统的淀积工艺面临巨大的挑战，如何适应社会的需求，克服工艺中有关台阶覆盖性问题的困难，寻找更加有效的方法迫在眉睫。早期的物理气相淀积（PVD）主要制备金属薄膜，且台阶覆盖性差。化学汽相淀积（CVD）过去一直是薄膜半导体器件淀积的主力。对于不同的晶粒尺寸,我们都可以实现良好的淀积产出率和相应的阶梯覆盖，该技术采用挥发性前驱物，受热分解淀积在衬底上形成高质量薄膜。但用在当前及下一代模块所需的极具挑战性的器件结构时，这种常规工艺的局限性就很明显。原子层淀积（ALD）是超越CVD的技术，迅速被认可是需要精确控制厚度、台阶覆盖和保形性时应选用的新技术。 关键词：半导体 工艺 CVD PVD ALD台阶覆盖 方法 Abstract: In the characteristic dimensions of decreased, the challenging one of the problems is how little through holes in the interconnect an